JPH02281743A - ボールボンディング用電極を備えた半導体装置 - Google Patents

ボールボンディング用電極を備えた半導体装置

Info

Publication number
JPH02281743A
JPH02281743A JP1104026A JP10402689A JPH02281743A JP H02281743 A JPH02281743 A JP H02281743A JP 1104026 A JP1104026 A JP 1104026A JP 10402689 A JP10402689 A JP 10402689A JP H02281743 A JPH02281743 A JP H02281743A
Authority
JP
Japan
Prior art keywords
insulating film
ball
wiring
metal wiring
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1104026A
Other languages
English (en)
Other versions
JP2576626B2 (ja
Inventor
Keizo Sakurai
敬三 櫻井
Yoshihiro Kitamura
北村　義裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1104026A priority Critical patent/JP2576626B2/ja
Publication of JPH02281743A publication Critical patent/JPH02281743A/ja
Application granted granted Critical
Publication of JP2576626B2 publication Critical patent/JP2576626B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はボールボンディング法によりワイヤ（金属細線
）を介してＩＣパッケージ電極と電気的に接続されるボ
ールボンディング用電極を備えた半導体装置に関する。
［従来の技術］ 第４図（ａ）は従来のボールボンディング用電極を示す
平面図、第４図（ｂ）は同じくそのボールボンディング
後の断面図である。
シリコン半導体基板２１には所定の論理回路等が形成さ
れている。この半導体基板２１上には第１の絶縁膜２２
が被覆されており、この第１の絶縁膜２２上には所定の
パターンでＡｌ配線２５が形成されている。このＡｌ配
線２５の厚さは通常１乃至２μｍである。そして、この
Ａｌ配線２５及び第１の絶縁膜２２上には第２の絶縁膜
２３が形成されている。
第２の絶縁膜２３は半導体基板２１上に形成されたＡｌ
配線２５及び論理回路用の配線（図示せグ）等を機械的
衝撃から保護すると共に、ＩＣパッケージを介して侵入
する水分から保護するために設けるものである。この第
２の絶縁膜２３は、ボールボンディング用電極部におい
て矩形に開孔されており、Ａｌ配線２５が露出している
。
上述した従来のボールボンディング用電極にワイヤ２７
を接続する場合は、先ず、ワイヤ２７の先端部を空中で
加熱してボール２６を形成する。
次に、このボール２６を露出したＡ！配線２５に押し当
てて熱圧着する。このとき、圧着を一層確実にするため
に、ボール２８に超音波振動を与えることもある。この
ようにして、第４図（ｂ）に示すように、ボールボンデ
ィング用電極にワイヤ２７を接続する。
第５図（ａ）乃至（Ｃ）は従来のボールボンディング用
電極の形成方法を工程順に示す断面図である。
先ず、第５図（ａ）に示すように、シリコン半導体基板
２１上に第１の絶縁膜２２を形成する。
その後、この第１の絶縁膜２２上に所定のパターンでＡ
！配線２５を形成する。
次に、第５図（ｂ）に示すように、全面に第２の絶縁膜
２３を被覆する。
次いで、第５図（Ｃ）に示すように、Ａｆ配線２５上の
ボールボンディング用電極部の第２の絶縁膜２３をエツ
チング法により除去して開孔部２３ａを設け、Ａｆ配線
２６を露出させる。これにより、ボールボンディング用
電極が完成する。
［発明が解決しようとする課題］ しかしながら、従来のボールボンディング用電極におい
ては、ボールボンディング後もボール２６とＡｆ配線２
５との接続領域、即ちボンディング圧接領域２８と、第
２の絶縁膜２３との間はＡ！配線２５が露出した状態と
なる。このため、この半導体基板２１を封止した後、Ｉ
Ｃパッケージを介して侵入した水分がこの露出したＡ！
配線２５に到達し、この水分のためにＡ！配線２５が露
出部から腐食されることがある。そうすると、半導体基
板２１に形成された論理回路とボール２６との間が電気
的に遮断されてしまう。また、論理回路の内部配線にま
で腐食が進行して半導体素子の機能が損なわれることも
ある。
本発明はかかる問題点に鑑みてなされたものであって、
金属配線と水分との接触を回避して金属配線の腐食を防
止できるボールボンディング用電極を備えた半導体装置
を提供することを目的とする。
［課題を解決するための手段］ 本発明に係るボールボンディング用電極を備えた半導体
装置は、半導体基板上に形成された第１の絶縁膜と、こ
の第１の絶縁膜上に所定のパターンで形成された金属配
線と、この金属配線上に形成された第２の絶縁膜と、こ
の第２の絶縁膜上に形成された第３の絶縁膜と、この第
３の絶縁膜の所定領域に開孔されており前記第２の絶縁
膜に到達する第１の開孔部と、この第１の開孔部の底部
から前記金属配線に到達する第２の開孔部とを有するこ
とを特徴とする。
［作用］ ボールボンディング用電極において金属配線の腐食を防
止するためには、ボールが圧接された金属配線上が絶縁
膜で覆われており、金属配線が露出していなければよい
。このためには、ボールボンディング用電極の金属配線
上に開孔する絶縁膜の開孔部の大きさをボールの大きさ
より僅かに小さくしておけばよい。これにより、ボール
ボンディング後は金属配線が露出しないため、金属配線
の腐食を防止できる。
なお、開孔部の大きさをボールに比して小さくするのは
、ボンディング位置にズレが発生しても金属配線が露出
しないようにする必要があるからである。
しかし、従来のボールボンディング用電極において絶縁
膜に設ける開孔部をボールの径より小さくすると、絶縁
膜の膜厚が厚いため、ボンディングの際にボールが絶縁
膜の縁部に当ったときに、ボールに印加される圧力が絶
縁膜によって低下する。このため、ボンディング後のボ
ールの接続強度が極めて低くなる。
本発明においては、金属配線上に夫々異なる孔を有する
第２の絶縁膜及び第３の絶縁膜が形成されている。この
ため、例えば、第２の絶縁膜の厚さを従来の金属配線上
に単層で形成される絶縁膜に比して極めて薄くして、そ
の開孔部の大きさを接続すべきボールに比して僅かに７
Ｊ１さくすることにより、ボールボンディング時にボー
ルに印加される圧力が絶縁膜により低下することを回避
できる。従って、良好なボンディング性が得られると共
に金属配線の腐食を防止できる。また、第３の絶縁膜の
厚さを十分な厚さとすることにより、半導体基板上の配
線を機械的衝撃から保護できる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は同じくそのボールボンディング後の断面図
である。
半導体基板１には論理回路及び内部配線等が形成されて
いる。この半導体基板１上には第１の絶縁膜２が形成さ
れており、この第１の絶縁膜２上には所定のパターンで
Ａノ配線５が形成されている。このＡ！配線５及び第１
の絶縁膜２上には第２の絶縁膜３が形成されている。こ
の第２の絶縁膜３はボールボンディング用電極部におい
て、矩形に開孔されている。この開孔部３ａの対角線長
は、ボンディング圧接領域８の直径（約１００μｍ）に
比して僅かに小さい。
また、第２の絶縁膜３上には第３の絶縁膜４が形成され
ており、この第３の絶縁膜４は、ボールボンディング用
？Ｉ！極部において、第２の絶縁膜３の開孔部３ａより
大きい対角線長で矩形に開孔されて開孔部４ａが設けら
れている。
本実施例において、半導体基板１をＩＣパッケージに固
着した後、ボールボンディングを行うときに、ワイヤ７
の先端に形成されたボール６をＡ！配線５が露出した領
域、即ち、第２の絶縁膜３の開孔部３ａに圧接する。
この場合、ボール６がボールボンディング用電極に衝突
した際のボール６の塑性変形による圧力又はボンディン
グ時のボール６に負荷される超音波振動等により、ボー
ル６と接した第２の絶縁膜３にクラックが発生すること
がある。このクラックは主に開孔部３ａの角部から発生
するが、クラックが発生する領域は第２の絶縁膜３が露
出した領域のみに限定される。これは、クラックが周囲
に延長しようとすると、第３の絶縁膜４が被覆されてい
る領域では、この第３の絶縁膜４のために応力が緩和さ
れるためである。このため、クラックは局部的なもので
あり、このクラックの発生によりへ！配線５が露出する
ことはない。従って、水分がｉｆ配線５と接触すること
を抑制できる。
第２図（ａ）乃至（ｄ）は本実施例に係るボールボンデ
ィング用電極の形成方法を工程順に示す断面図である。
先ず、第２図（ａ）に示すように、シリコン半導体基板
１上に第１の絶縁膜２を形成し、この第１の絶縁膜２上
に所定のパターンでＡ！配線５を形成する。
次に、第２図（ｂ）に示すように、このＡｆ配線５及び
第１の絶縁膜２上に、第２の絶縁膜３及び第３の絶縁膜
４を順次被着する。このとき、第３の絶縁膜４の厚さは
第２の絶縁膜３の厚さと同−又はそれ以上のものにする
。
次に、第２図（Ｃ）に示すように、エツチング法により
ボールボンディング用電極部のＡｆ配線５の直上域の縁
部から約２乃至６μｍ内側の領域の第３の絶縁膜４を除
去して開孔部４ａを設け、第２の絶縁膜３を露出させる
。
次いで、第２図（ｄ）に示すように、この露出させた第
２の絶縁膜３の中央部をエツチング除去して開孔部３ａ
を設ける。これにより、本実施例に係るボールボンディ
ング用電極が形成できる。
第３図（ａ）は本発明の第２の実施例を示す平面図、第
３図（ｂ）は同じくそのボールボンディング後の断面図
である。
本実施例が第１の実施例と異なる点は第２の絶縁膜３に
設けられた第２の開孔部３ｂの形状が異なることにあり
、その他の構成は基本的には第１の実施例と同様である
ので、第３図（ａ）及び（ｂ）において第１図（ａ）及
び（ｂ）と同一物には同一符号を付してその詳しい説明
は省略する。
本実施例においては、エツチング法により第２の絶縁膜
３に設けられた第２の開孔部３ｂの形状が円形であり、
その直径はボール６の圧接領域８の径より僅かに小さい
。
これにより、第１の実施例と同様に、耐食性及びボンデ
ィング性が優れていると共に、ボールボンディング時に
ポール６が第２の絶縁膜３に当たったときに、応力が第
２の絶縁膜３の縁部全体に均一に分散されるため、クラ
ックの発生を抑制できる。
［発明の効果コ 以上説明したように本発明によれば、第１の絶縁膜上に
形成された金属配線の上に第２及び第３の絶縁膜が形成
されており、この第２及び第３の絶縁膜には第２及び第
１の開孔部が設けられているから、ボールボンディング
用電極のボンディング性を従来と略々同一の強度に維持
したまま、金属配線の露出を防止できる。このため、Ｉ
Ｃパッケージを介して侵入する水分に起因して発生する
金属配線の腐食を抑制できるため、半導体装置の信頼性
が向上する。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は同じくそのボールボンディング後の断面図
、第２図（ａ）乃至（ｄ）は同じくその形成方法を工程
順に示す断面図、第３図（ａ）は本発明の第２の実施例
を示す平面図、第３図（ｂ）は同じくそのボールボンデ
ィング後の断面図、第４図（ａ）は従来のボールボンデ
ィング用電極を示す平面図、第４図（ｂ）は同じくその
ボールボンディング後の断面図、第５図（ａ）乃至（Ｃ
）は同じくその形成方法を工程順に示す断面図である。 １．２１；半導体基板、２，２２；第１の絶縁膜、３，
２３；第２の絶縁膜、３ａ、３ｂ；第２の開孔部、４；
第３の絶縁膜、４ａ；第１の開孔部、５，２５：Ａノ配
線、６．２８；ポール、７゜２７；ワイヤ、８，２８；
圧接領域、２３ａ；開孔部

Claims (1)

    【特許請求の範囲】
  1. （１）半導体基板上に形成された第１の絶縁膜と、この
    第１の絶縁膜上に所定のパターンで形成された金属配線
    と、この金属配線上に形成された第２の絶縁膜と、この
    第２の絶縁膜上に形成された第３の絶縁膜と、この第３
    の絶縁膜の所定領域に開孔されており前記第２の絶縁膜
    に到達する第１の開孔部と、この第１の開孔部の底部か
    ら前記金属配線に到達する第２の開孔部とを有すること
    を特徴とするボールボンディング用電極を備えた半導体
    装置。
JP1104026A 1989-04-24 1989-04-24 ボールボンディング用電極を備えた半導体装置 Expired - Lifetime JP2576626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1104026A JP2576626B2 (ja) 1989-04-24 1989-04-24 ボールボンディング用電極を備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104026A JP2576626B2 (ja) 1989-04-24 1989-04-24 ボールボンディング用電極を備えた半導体装置

Publications (2)

Publication Number Publication Date
JPH02281743A true JPH02281743A (ja) 1990-11-19
JP2576626B2 JP2576626B2 (ja) 1997-01-29

Family

ID=14369742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1104026A Expired - Lifetime JP2576626B2 (ja) 1989-04-24 1989-04-24 ボールボンディング用電極を備えた半導体装置

Country Status (1)

Country Link
JP (1) JP2576626B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525546A (en) * 1991-01-29 1996-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing thereof
US5898226A (en) * 1995-12-30 1999-04-27 Samsung Electronics Co., Ltd. Semiconductor chip having a bonding window smaller than a wire ball
US6362528B2 (en) * 1996-08-21 2002-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2005010988A1 (de) * 2003-07-22 2005-02-03 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und halbleiterwafer mit kontaktflecken, sowie verfahren zur herstellung derselben
US10109560B2 (en) * 2016-10-13 2018-10-23 Rohm Co., Ltd. Wire bonding structure and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158948A (ja) * 1982-03-16 1983-09-21 Nec Corp 半導体装置
JPH01241832A (ja) * 1988-03-23 1989-09-26 Rohm Co Ltd 電子部品におけるワイヤボンディング構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158948A (ja) * 1982-03-16 1983-09-21 Nec Corp 半導体装置
JPH01241832A (ja) * 1988-03-23 1989-09-26 Rohm Co Ltd 電子部品におけるワイヤボンディング構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525546A (en) * 1991-01-29 1996-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing thereof
US5898226A (en) * 1995-12-30 1999-04-27 Samsung Electronics Co., Ltd. Semiconductor chip having a bonding window smaller than a wire ball
US6362528B2 (en) * 1996-08-21 2002-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6500748B2 (en) 1996-08-21 2002-12-31 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6720658B2 (en) 1996-08-21 2004-04-13 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of conductive layers
WO2005010988A1 (de) * 2003-07-22 2005-02-03 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und halbleiterwafer mit kontaktflecken, sowie verfahren zur herstellung derselben
US10109560B2 (en) * 2016-10-13 2018-10-23 Rohm Co., Ltd. Wire bonding structure and electronic device

Also Published As

Publication number Publication date
JP2576626B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
US6538326B2 (en) Semiconductor device and manufacturing method thereof
US4841354A (en) Electronic device with peripheral protective electrode
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
JPH11354680A (ja) プリント配線基板とこれを用いた半導体パッケージ
JP3459234B2 (ja) 半導体装置およびその製造方法
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP2009538537A (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JP2939190B2 (ja) 半導体チップ及びその製造方法
JP2576626B2 (ja) ボールボンディング用電極を備えた半導体装置
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP2674567B2 (ja) 半導体装置
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JPH06333977A (ja) 半導体装置及びその製造方法
JPS60180147A (ja) 半導体装置
JP2003151981A (ja) 半導体装置およびその製造方法
JPH0462176B2 (ja)
JPH08167634A (ja) 半導体装置
JPH05235085A (ja) 半導体装置
JP3277830B2 (ja) 電子部品の組立て方法
JPS615562A (ja) 半導体装置
JP2739366B2 (ja) 電子部品搭載用基板
JPH04324958A (ja) 半導体装置
JPH05251497A (ja) 半導体装置