JP2570457B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2570457B2
JP2570457B2 JP2079209A JP7920990A JP2570457B2 JP 2570457 B2 JP2570457 B2 JP 2570457B2 JP 2079209 A JP2079209 A JP 2079209A JP 7920990 A JP7920990 A JP 7920990A JP 2570457 B2 JP2570457 B2 JP 2570457B2
Authority
JP
Japan
Prior art keywords
pad
layer
bonding
aluminum layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2079209A
Other languages
English (en)
Other versions
JPH03278551A (ja
Inventor
修至 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2079209A priority Critical patent/JP2570457B2/ja
Publication of JPH03278551A publication Critical patent/JPH03278551A/ja
Application granted granted Critical
Publication of JP2570457B2 publication Critical patent/JP2570457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造を有する半導体装置に関し、特
に一方が空パッドである隣り合うボンディングパッド間
に配線を有する構造において、空パッド部にアルミニウ
ム腐食を生じていても問題の起きないボンディングパッ
ド構造に関する。
〔従来の技術〕
一般に、ゲートアレイではチップ周辺に多数のボンデ
ィングパッドを配列させ、ワイヤーボンディングを必要
とするボンディングパッドを用いるという方法をとって
いるため、必然的にワイヤーボンディングされない空き
パッド（以下単に空きパッドと記す）を生じる。
また、ゲートアレイではワイヤーボンディングの容易
さ等から隣り合うボンディングパット間に相方のボンデ
ィングパッドを接続する配線（以下、パッドブリッジと
記す）を有することがあり、接続されたボンディングパ
ッドのいずれか一方が空きパッドであることが多い。
従来、前述した様な構造を有するボンティングパッド
構造としては、第４図、第５図及び第６図に示す構造が
ある。
第４図は、２層配線構造に於いて、第２（上層）金属
配線層（以下、第２アルミニウム層と記す）６のみでボ
ンディングパッドも形成する場合である。この場合、パ
ッドブリッジ６′も第２アルミニウム層６で形成され
る。また内部配線との接続はビアホール５により第１金
属配線層（以下第１アルミニウム層と記す）３を通して
行なう。
また、第５図は２層配線構造に於いて、第２アルミニ
ウム層６と第１アルミニウム層３の相方でボンディング
パッドを形成する場合である。この場合、第１アルミニ
ウム層３と第２アルミニウム層６の接続は、パッド部に
形成したビアホール５で行なう。またパッドブリッジ
３′は第１アルミニウム層３で形成する。
〔発明が解決しようとする課題〕
一般に、空きパッドはワイヤーボンディングされるパ
ッドと同様パッシベーション膜は開孔され、またボンデ
ィングされたパッドに比べアルミニウム腐食を起しやす
い。
上述した従来の構造では、空きパッド部の第２アルミ
ニウム層６がアルミニウム腐食を起こした場合、パッド
ブリッジ部まで腐食され、配線としてのパッドブリッジ
が断線するという問題がある。
特に第６図に示す構造では、シリコン基板１上の絶縁
膜層２にパッドブリッジ３′を有し、層間絶縁膜４を介
して第２アルミニウム層６のボンディングパッドを有
し、表面はパッシベーション膜８でおおわれている。ボ
ンディングパッドにはボンディングワイヤー11の先端の
ボンディングボール10が圧着されている。パッドブリッ
ジ３′は第１アルミニウム層３で形成されているにもか
かわらず、アルミニウム腐食がビアホール５を通して進
行するため、第１アルミニウム層３も腐食され断線とな
ってしまう。
〔課題を解決するための手段〕
本発明の半導体装置は、内部回路に延在して形成され
た配線層と、この配線層を覆う絶縁膜層と、この絶縁膜
層上に前記配線層の第１および第２の部分にそれぞれ重
複して形成された第１および第２のボンディングパッド
とを有し、ワイヤに接続される前記第１のボンディング
パッドはその下の前記絶縁膜層にビアホールが形成され
て前記配線層の前記第１の部分に接続され、ワイヤに接
続されない前記第２のボンディングパッド下の前記絶縁
膜層にはビアホールが形成されていないことを特徴とす
る。
次に、本発明について図面を参照して説明する。
〔実施例〕
第１図は本発明の一実施例を示す平面図、第３図はこ
の第１図のＡ−Ａ′方向の縦断面図である。まず、シリ
コン基板１上に既存の方法により絶縁膜層２を形成し、
次にボンディングパッドの一部である第１アルミニウム
層３を形成する。この時、パッドブリッジ３′も同時に
形成する。次に、第１アルミニウム層３と第２アルミニ
ウム層６との層間絶縁膜４を形成し、さらに第１アルミ
ニウム層３と第２アルミニウム層６を接続するためのビ
アホール５を開孔する。この時、空きパッド部にはこの
ビアホール５を開孔しない。次に、ボンディングパッド
の一部である第２アルミニウム層６を形成し、全面にパ
ッシベーション膜８を成長させた後、カバー孔９を開孔
し、接続を要するパッド部をボンディングして完成す
る。
前述した一実施例は、多層配線構造に於いて複数層の
金属配線層でボンディングパッドを形成する場合である
が、第２図に多層配線構造に於いて最上層の金属配線層
のみでボンディングパッドを形成する場合の実施例につ
いて示す。
まず、シリコン基板上に絶縁膜層を形成し、次に第１
アルミニウム層３を形成する。この時、空きパッド側に
も第１アルミニウム層３を形成し、またパッドブリッジ
部も第１アルミニウム層３′を設ける。次に第１アルミ
ニウム層３と第２アルミニウム層６との層間絶縁膜４形
成し、さらに、第１アルミニウム層３と第２アルミニウ
ム層６を接続するためのビアホール５を開孔する。この
時、パッドブリッジ部にもビアホール５を設ける。
次に、第２アルミニウム層６によりボンディングパッ
ド及びパッドブリッジの一部を形成した後、全面にパッ
シベーション膜８を成長させる。次に、カバー孔９を開
孔し完成する。なお、この第２図に示す実施例は、第３
図で示す従来法に本発明を適用したものである。
〔発明の効果〕
以上説明した様に本発明ではパッドブリッジを多層配
線の最上層以外の金属配線層で形成し、また空きパッド
部に多層配線の最上層と接続を行なうためのビアホール
を設けないことにより、空きパッド部にアルミニウム腐
食を生じても配線として用いられる箇所は腐食を受け
ず、断線等の問題を生じないという効果がある。
【図面の簡単な説明】
第１図，第２図は本発明の一実施例の平面図、第３図は
第１図の縦断面図である。また、第４図，第５図は従来
の方法例の平面図、第６図は第５図の縦断面図である。 １……シリコン基板、２……絶縁膜層、3,3′……第１
アルミニウム層、４……層間絶縁膜、５……ビアホー
ル、6,6′……第２アルミニウム層、７……アルミニウ
ム腐食の起きた箇所、８……パッシベーション膜、９…
…カバー孔、10……ボンディングボール、11……ボンデ
ィングワイヤー。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】内部回路に延在して形成された配線層と、
    この配線層を覆う絶縁膜層と、この絶縁膜層上に前記配
    線層の第１および第２の部分にそれぞれ重複して形成さ
    れた第１および第２のボンディングパッドとを有し、ワ
    イヤに接続される前記第１のボンディングパッドはその
    下の前期絶縁膜層にビアホールが形成されて前記配線層
    の前記第１の部分に接続され、ワイヤに接続されない前
    記第２のボンディングパッド下の前記絶縁膜層にはビア
    ホールが形成されていないことを特徴とする半導体装
    置。
JP2079209A 1990-03-28 1990-03-28 半導体装置 Expired - Fee Related JP2570457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2079209A JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079209A JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH03278551A JPH03278551A (ja) 1991-12-10
JP2570457B2 true JP2570457B2 (ja) 1997-01-08

Family

ID=13683553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079209A Expired - Fee Related JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2570457B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
CN108346618B (zh) * 2017-01-25 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314557A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Electrode structure in semiconductor device
JPS59403A (ja) * 1982-06-26 1984-01-05 日本道路技研株式会社 アスフアルト廃材の再生装置
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
JPS6220434A (ja) * 1985-07-19 1987-01-29 Mitsubishi Electric Corp 移動通信によるデイジタル伝送方式

Also Published As

Publication number Publication date
JPH03278551A (ja) 1991-12-10

Similar Documents

Publication Publication Date Title
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
US6306749B1 (en) Bond pad with pad edge strengthening structure
US6551916B2 (en) Bond-pad with pad edge strengthening structure
GB2184600A (en) Bonding pad interconnection structure
JP2005527968A5 (ja)
JP2570457B2 (ja) 半導体装置
US20010054768A1 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
EP0902468B1 (en) Resin-sealed semiconductor device and method of manufacturing the device
JP2555924B2 (ja) 半導体装置
US7470993B2 (en) Semiconductor component with passivation layer
JP2864684B2 (ja) 半導体集積回路
JP3645450B2 (ja) 半導体装置
KR100752885B1 (ko) 반도체 칩 및 반도체 칩의 제조방법
JPH0462176B2 (ja)
JP2505003Y2 (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JP2737952B2 (ja) 半導体装置
JP2694779B2 (ja) 半導体集積回路装置
JPH05206198A (ja) 半導体装置
JPH01255235A (ja) 半導体装置
JPH0669270A (ja) 半導体集積回路装置
JPS62219541A (ja) 半導体装置
JPH0511661B2 (ja)
JPS62237748A (ja) 半導体装置の製造方法
JPH0682703B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees