JP2864684B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2864684B2
JP2864684B2 JP2192702A JP19270290A JP2864684B2 JP 2864684 B2 JP2864684 B2 JP 2864684B2 JP 2192702 A JP2192702 A JP 2192702A JP 19270290 A JP19270290 A JP 19270290A JP 2864684 B2 JP2864684 B2 JP 2864684B2
Authority
JP
Japan
Prior art keywords
insulating film
integrated circuit
semiconductor integrated
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2192702A
Other languages
English (en)
Other versions
JPH0479248A (ja
Inventor
透 甫仮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2192702A priority Critical patent/JP2864684B2/ja
Publication of JPH0479248A publication Critical patent/JPH0479248A/ja
Application granted granted Critical
Publication of JP2864684B2 publication Critical patent/JP2864684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のパターン形状に関する。
〔発明の概要〕
本発明は、ボンディングワイヤーを接続する半導体集
積回路のボンディングパッド部に於て、基板上に形成し
た選択酸化膜（以下LOCOS層と呼ぶ）の上に形成されく
保護膜または、絶縁膜（以下絶縁膜と呼ぶ）の一部を除
去して凹凸を設けることにより、ボンディングワイヤー
が接続される配線層（以下パッド部の配線層を呼ぶ）の
接触面積の拡大を図るあるいは、全てを除去してパッド
部の配線層をLOCOS層と接触させて着床性を高めること
により、パッド部の配線層のはがれ強度の向上を可能と
し、半導体集積回路実装の品質の向上と、回路パターン
設計におけるボンディングパッドの形状および、サイズ
縮小への自由度が高まることによる設計工数削減、チッ
プサイズの縮小によるコストダウンを実現したものであ
る。
〔従来の技術〕
パッド部の配線層は、半導体集積回路製造過程で形成
される保護膜または、絶縁膜（以下絶縁膜と呼ぶ）上
に、設計された回路パターン形状を実現するのみであ
り、パッド部の配線層と絶縁膜の接触によってはがれ強
度を確保するものであった。
第３図は、本発明を使用しない従来の例を示す半導体
集積回路の断面図である。
１はボンディングワイヤーとの接続を取るバッド部の
配線層、２はパッド部の下方に位置する基板、３は配線
層間を絶縁、保護する絶縁膜、５は半導体集積回路表面
を保護し、パッド開口部が取り除かれた保護膜、10はLO
COS層である。
第３図に示すように、従来のパッド部のはがれ強度
は、パッド部の配線層１と絶縁膜３の接触面積に依存す
るものであった。
〔発明が解決しようとする課題〕
しかし、前述の従来技術では、パッド部の配線層のは
がれ強度は、絶縁膜とボンディングパッド部の配線材の
接触面積に比例するものであり、はがれ強度を確保する
ため、ボンディングパッドのサイズを大きくしなければ
ならない。
また、はがれ強度を確保するためにボンディングパッ
ドの必要面積を確保することは、高密度及び、多入出力
回路を保有するパターンを設計する上での制限となる等
の問題点を有する。
そこで、本発明はこのような問題点を解決するもの
で、その目的とするところは、パターン設計納期の短縮
とチップサイズの縮小によるコストの削減を実現し、品
質の高い小型で低コストの半導体集積回路及び、半導体
集積回路組立品を提供するところにある。
〔課題を解決するための手段〕
本発明の半導体集積回路装置は、半導体基板表面に設
置されたLOCOS層と、前記LOCOS層上に設置され、複数の
開口を有する絶縁膜と、前記絶縁膜上に設置され、前記
複数の開口を通して前記LOCOS層と直接接触するパッド
部の配線層と、前記絶縁膜および前記パッド部の配線層
上に設置され、前記パッド部に対応する部分にパッド開
口部を有する保護膜と、を有することを特徴とする。
前記パッド部の配線層が、２層の配線層からなること
を特徴とする。
〔実施例〕
第１図は、本発明の１実施例を示す半導体集積回路の
断面図である。
１はボンディングワイヤーとの接続を取るパッド部の
配線層、２はパッド部の下方に位置する基板、３は配線
層間を絶縁、保護する絶縁膜、４はパッド部の配線層と
下方の基板を接続するために絶縁膜を除去した部分（以
下絶縁膜除去部と呼ぶ）、５は半導体集積回路表面を保
護し、パッド開口部が取り除かれた保護膜、10はLOCOS
層である。
第１図に示すように、絶縁膜除去部４はパッド部の配
線層１とLOCOS層10の間に、絶縁膜３の一部または、全
てををプロセス処理の過程で除去することにより設け
る。
絶縁膜３に絶縁膜除去部４が設けられることにより、
パッド部の配線層１が形成される部分に凹凸が形成さ
れ、平坦な絶縁膜３上にパッド部の配線層１を形成する
場合より接触面積を多く確保でき、はがれ強度の向上が
図れる。
また、パッド部の絶縁膜３を全て除去した場合に於い
ても、パッド部の配線層１を形成する土台として、CVD
法等の蒸着技術により形成された絶縁膜より、酸化等の
技術により基板を成長させて形成されたLOCOS層が、よ
り強固で安定したものであるために高い着床性が得ら
れ、結果的にはがれ強度の向上が図られる。
この事により、ボンディングパッドの面積が小さくて
も高いはがれ強度が得られるため、ボンディングパッド
自体の占める面積を小さくすることができると同時に、
ボンディングパッドの形状に対する自由度が高まり、半
導体集積回路の設計条件が緩和され、チップの小型化や
多入出力対応が容易となりコストダウンが図れる。
絶縁膜除去部４を設けることにより、絶縁膜３の役割
がパッド部に於て果たされなくなるが、各パッドの下に
はLOCOS層10が形成されているため、各パッドの信号及
び、電位の確保は確実に行われる。
また、LOCOS層の下の基板部については、図示しては
いないが、ボンディング時等の外部要因的なLOCOS破壊
等によるパッド部と基板のショートを防止するため、基
板をＮ−、パッド下をＰ−領域とする等の手段を追加し
て、ダイオードの逆方向構造を造っておくことも考えら
れる。
第２図は、ボンディングパッド部が２層配線となって
いる場合に本発明を応用した１実施例を示す半導体集積
回路の断面図である。
６はボンディングパッド部の２層目の配線層、７はボ
ンディングパッド部の１層目の配線層、８は１層目の配
線層と２層目の配線層を絶縁する絶縁膜、９は半導体集
積回路表面の保護膜である。
以上、ボンディングパッド部が１層配線、２層配線の
例を示したが、それ以上の多層配線に於いても同様の効
果を期待できる。
〔発明の効果〕
以上述べたように本発明によれば、パッド部の配線層
とLOCOS層の間において、絶縁膜に一部または、全てを
除去する事によるパッド部の配線層の接触面積の拡大あ
るいは、LOCOS層へ接触する事による着床性の向上が図
れ、その結果としてボンディングパッドのはがれ強度が
向上し、ボンディングパッドサイズの縮小が可能とな
り、従来と同様のチップサイズでの多入出力の対応によ
る付加価値の向上または、チップの小型化による低コス
ト化につながると共に、半導体集積回路チップの品質向
上と、ボンディング品質の高い半導体集積回路を提供出
来るという効果を有する。
【図面の簡単な説明】
第１図は、本発明の１実施例を示す半導体集積回路の主
要断面図。 第２図は、ボンディングパッド部が２層配線となってい
る場合に本発明を応用した１実施例を示す半導体集積回
路の断面図。 第３図は、本発明を使用しない従来の例を示す半導体集
積回路の断面図。 １……ボンディングワイヤーとの接続を取るパッド部の
配線層 ２……基板 ３……絶縁膜 ４……パッド部の配線層と下方の基板を接続するために
絶縁膜を除去した部分 ５……半導体集積回路表面の保護膜 ６……２層目の配線層 ７……１層目の配線層 ８……１層目と２層目の配線層間の絶縁膜 ９……半導体集積回路表面の保護膜 10……LOCOS層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 21/92 H01L 21/94 H01L 21/88 H01L 21/90

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板表面に設置されたLOCOS層と、 前記LOCOS層上に設置され、複数の開口を有する絶縁膜
    と、 前記絶縁膜上に設置され、前記複数の開口を通して前記
    LOCOS層と直接接触するパッド部の配線層と、 前記絶縁膜および前記パッド部の配線層上に設置され、
    前記パッド部に対応する部分にパッド開口部を有する保
    護膜と、 を有することを特徴とする半導体集積回路装置。
  2. 【請求項２】前記パッド部の配線層が、２層の配線層か
    らなることを特徴とする請求項１記載の半導体集積回路
    装置。
JP2192702A 1990-07-20 1990-07-20 半導体集積回路 Expired - Fee Related JP2864684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2192702A JP2864684B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2192702A JP2864684B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH0479248A JPH0479248A (ja) 1992-03-12
JP2864684B2 true JP2864684B2 (ja) 1999-03-03

Family

ID=16295630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2192702A Expired - Fee Related JP2864684B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2864684B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423532B1 (ko) * 2001-06-27 2004-03-18 주식회사 하이닉스반도체 반도체 소자의 본딩 패드 형성 방법

Also Published As

Publication number Publication date
JPH0479248A (ja) 1992-03-12

Similar Documents

Publication Publication Date Title
CA2356938C (en) Semiconductor device and method of manufacturing the same
JP3432284B2 (ja) 半導体装置
JPH05259375A (ja) 積層チップ組立体およびその製造方法
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
JP3898350B2 (ja) 半導体装置
US8101470B2 (en) Foil based semiconductor package
US7411280B2 (en) Chip support of a leadframe for an integrated circuit package
JP2864684B2 (ja) 半導体集積回路
US20070290377A1 (en) Three Dimensional Six Surface Conformal Die Coating
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP2785324B2 (ja) マルチチップパッケージ構造
EP0448713A4 (en) SEMICONDUCTOR ARRANGEMENT.
JP2903668B2 (ja) 半導体集積回路
JP2570457B2 (ja) 半導体装置
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JP2910231B2 (ja) 半導体集積回路
JP3405697B2 (ja) 半導体チップ
KR100257404B1 (ko) 반도체 패키지 및 반도체 패키지의 입출력선 형성방법
JP2001274319A (ja) 半導体装置およびその製造方法
JP2000200892A (ja) ホトダイオード内蔵半導体装置
JP2694779B2 (ja) 半導体集積回路装置
JP3302810B2 (ja) 半導体装置
JPH08306701A (ja) 半導体装置
JP3381830B2 (ja) 半導体装置
JPS62237748A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees