JP2863287B2 - 半導体装置のボンディングパッド電極の構造 - Google Patents
半導体装置のボンディングパッド電極の構造Info
- Publication number
- JP2863287B2 JP2863287B2 JP24379990A JP24379990A JP2863287B2 JP 2863287 B2 JP2863287 B2 JP 2863287B2 JP 24379990 A JP24379990 A JP 24379990A JP 24379990 A JP24379990 A JP 24379990A JP 2863287 B2 JP2863287 B2 JP 2863287B2
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- bonding pad
- wiring
- pad electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、詳細には半導体装置のワ
イヤボンデイングパッド電極の構造に関する。
イヤボンデイングパッド電極の構造に関する。
半導体チップ上のパッドとパッケージ上の外部リード
とを金線またはアルミニウム線を用いて結線する際に用
いられるワイヤボンデイングパッド電極の従来の構造の
一例を平面および断面図として第3図に、そして他の例
を同様にして第4図に示す。
とを金線またはアルミニウム線を用いて結線する際に用
いられるワイヤボンデイングパッド電極の従来の構造の
一例を平面および断面図として第3図に、そして他の例
を同様にして第4図に示す。
第3図の例においては半導体基板1の上に絶縁膜2を
設け、その上に配線用の例えばアルミニウム膜3を形成
し、その上の表面保護絶縁膜4に窓を明けてその部分の
アルミニウム膜3をワイヤボンデイングパッド電極5と
している。また第4図の例では絶縁膜2の上のアルミニ
ウム膜3の上に、中間絶縁膜2′を設け、それにスルー
ホール6を形成し、このスルーホール6を通じてアルミ
ニウム膜3と一体化するアルミニウム膜をその部分にの
み与え、そして窓5を有する表面保護絶縁膜4を設けて
いる。これら半導体チップ内に配線が複数の層として形
成されている場合の配線の層間相互接続に広く用いられ
ている。
設け、その上に配線用の例えばアルミニウム膜3を形成
し、その上の表面保護絶縁膜4に窓を明けてその部分の
アルミニウム膜3をワイヤボンデイングパッド電極5と
している。また第4図の例では絶縁膜2の上のアルミニ
ウム膜3の上に、中間絶縁膜2′を設け、それにスルー
ホール6を形成し、このスルーホール6を通じてアルミ
ニウム膜3と一体化するアルミニウム膜をその部分にの
み与え、そして窓5を有する表面保護絶縁膜4を設けて
いる。これら半導体チップ内に配線が複数の層として形
成されている場合の配線の層間相互接続に広く用いられ
ている。
これら従来のワイヤボンデイングパッド電極の構造に
おいては、半導体装置の機能を有する内部能動素子に信
号を与えあるいはそれらから信号を得るための電極であ
るボンデイングパッドの数は一般にそれら信号の数に対
応している。例えば、内部能動素子の内、同一の外部信
号を入力とする素子に対しては夫々その信号用のワイヤ
ボンデイングパッド電極を設けなくてはならず、半導体
チップの面積に対する電極面積はかなり大きな率とな
る。また、ワイヤボンデイングは夫々のボンデイングパ
ッド電極について行わねばならないため、実装工程が複
雑なものとなる。
おいては、半導体装置の機能を有する内部能動素子に信
号を与えあるいはそれらから信号を得るための電極であ
るボンデイングパッドの数は一般にそれら信号の数に対
応している。例えば、内部能動素子の内、同一の外部信
号を入力とする素子に対しては夫々その信号用のワイヤ
ボンデイングパッド電極を設けなくてはならず、半導体
チップの面積に対する電極面積はかなり大きな率とな
る。また、ワイヤボンデイングは夫々のボンデイングパ
ッド電極について行わねばならないため、実装工程が複
雑なものとなる。
本発明の目的は1個のボンデイングパッド電極に対し
複数の配線を接続しうるボンデイングパッド電極の構造
を提供し、所要ボンデイングパッド電極数を減少させ、
それによりその半導体チップに対する占有率を低下させ
ると共に、ワイヤボンデイング工程を簡略化することで
ある。
複数の配線を接続しうるボンデイングパッド電極の構造
を提供し、所要ボンデイングパッド電極数を減少させ、
それによりその半導体チップに対する占有率を低下させ
ると共に、ワイヤボンデイング工程を簡略化することで
ある。
複数の能動素子層に形成されて同一の信号を入力とす
る能動素子を有する半導体装置において一つの層におけ
るそのような能動素子からの配線であってその装置のボ
ンデイングパッド電極の領域において接近したものとそ
の上の少くとも1つの層の能動素子からの配線であって
上記ボンデイングパッド電極の領域にある配線をそれら
の層間の中間絶縁層に設けたスルーホールにより接続
し、上側の層の配線をボンデイングパッド電極として使
用する。
る能動素子を有する半導体装置において一つの層におけ
るそのような能動素子からの配線であってその装置のボ
ンデイングパッド電極の領域において接近したものとそ
の上の少くとも1つの層の能動素子からの配線であって
上記ボンデイングパッド電極の領域にある配線をそれら
の層間の中間絶縁層に設けたスルーホールにより接続
し、上側の層の配線をボンデイングパッド電極として使
用する。
下の層の複数の配線と上の層の配線の内、共通としう
るものがボンデイングパッド電極領域において1個のボ
ンデイングパッド電極に接続される。
るものがボンデイングパッド電極領域において1個のボ
ンデイングパッド電極に接続される。
第1図(A)は本発明の一実施例によるワイヤボンデ
イングパッド電極構造を示す断面図であり、第1図
(B)はその平面図である。
イングパッド電極構造を示す断面図であり、第1図
(B)はその平面図である。
第1図(A)において、半導体基板21の上に絶縁膜22
が形成され、その上に第1の配線層が設けられる。この
配線層において共通としうる配線26,27が1つのワイヤ
ボンデイングパッド電極の形成されるべき個所に接近し
て置かれている。
が形成され、その上に第1の配線層が設けられる。この
配線層において共通としうる配線26,27が1つのワイヤ
ボンデイングパッド電極の形成されるべき個所に接近し
て置かれている。
この配線層の上に、スルーホール29を有する中間絶縁
膜22′が形成されその上に第2の配線層における配線23
が配置される。配線26と27はスルーホール29を介して配
線23と接続する。
膜22′が形成されその上に第2の配線層における配線23
が配置される。配線26と27はスルーホール29を介して配
線23と接続する。
更にその上に窓(25)を有する表面保護絶縁膜24が形
成され、それにより露出した配線23の部分でワイヤボン
デイングパッド電極25が形成される。その結果、第1図
(B)に示すように、3個の配線26,27および23が共通
に接続した1個のワイヤボンデイング電極25が得られ
る。
成され、それにより露出した配線23の部分でワイヤボン
デイングパッド電極25が形成される。その結果、第1図
(B)に示すように、3個の配線26,27および23が共通
に接続した1個のワイヤボンデイング電極25が得られ
る。
第2図は本発明の第二の実施例によるワイヤボンデイ
ングパッド電極の断面図である。絶縁膜22上の第1層配
線26の上にスルーホール29を有する中間絶縁膜22′が配
置され、第2層配線27と28がその上に形成されており、
配線28はスルーホール29を通じて配線26と接続してい
る。この第2層配線の上にはスルーホール30を有する中
間絶縁膜22′が形成され、その上に第3層配線23が配置
されてスルーホール30を通じて第2層配線27と28に接続
する。
ングパッド電極の断面図である。絶縁膜22上の第1層配
線26の上にスルーホール29を有する中間絶縁膜22′が配
置され、第2層配線27と28がその上に形成されており、
配線28はスルーホール29を通じて配線26と接続してい
る。この第2層配線の上にはスルーホール30を有する中
間絶縁膜22′が形成され、その上に第3層配線23が配置
されてスルーホール30を通じて第2層配線27と28に接続
する。
この第3層配線23の上に、窓(25)を有する表面保護
絶縁膜24が形成され、窓(25)内で露出する第3層配線
23により少くとも4個の配線を接続する1個のワイヤボ
ンデイングパッド電極25がつくられる。
絶縁膜24が形成され、窓(25)内で露出する第3層配線
23により少くとも4個の配線を接続する1個のワイヤボ
ンデイングパッド電極25がつくられる。
本発明によれば、1個のワイヤボンデイングパッド電
極に各層の共通化しうる配線が接続する。従って引き出
し電極の数が多くてもパッド電極の数を少くすることが
出来、半導体チップ面積を減少するための内部能動素子
の配列及びボンデイングパッド電極の配列を可能にす
る。また、同一パッド電極から分離配線が可能となるの
で大電流を要する内部能動素子群を集約出来る。更にチ
ップ面積が縮小化しうるから有限寸法のウエハから得ら
れるチップの数の増加が期待出来る。
極に各層の共通化しうる配線が接続する。従って引き出
し電極の数が多くてもパッド電極の数を少くすることが
出来、半導体チップ面積を減少するための内部能動素子
の配列及びボンデイングパッド電極の配列を可能にす
る。また、同一パッド電極から分離配線が可能となるの
で大電流を要する内部能動素子群を集約出来る。更にチ
ップ面積が縮小化しうるから有限寸法のウエハから得ら
れるチップの数の増加が期待出来る。
また、ワイヤボンデイング数が減少することから材料
経済に有利であり、またボンデイング時間も短縮され
る。
経済に有利であり、またボンデイング時間も短縮され
る。
第1図(A)および(B)は本発明の一実施例を示す断
面図および平面図、第2図は本発明の他の実施例を示す
断面図、第3図(A),(B)は従来のボンデイングパ
ッド電極の一例を示す平面及び断面図、第4図(A),
(B)は他の従来の構造を示す平面および断面図であ
る。 21……半導体基板、22……絶縁膜、22′……中間絶縁
膜、23,26,27,28……配線、29,30……スルーホール、24
……表面保護絶縁膜。
面図および平面図、第2図は本発明の他の実施例を示す
断面図、第3図(A),(B)は従来のボンデイングパ
ッド電極の一例を示す平面及び断面図、第4図(A),
(B)は他の従来の構造を示す平面および断面図であ
る。 21……半導体基板、22……絶縁膜、22′……中間絶縁
膜、23,26,27,28……配線、29,30……スルーホール、24
……表面保護絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 301 H01L 21/88 H01L 21/90 H01L 21/92
Claims (1)
- 【請求項1】上層配線及び複数の下層配線が形成された
半導体装置において、 前記複数の下層配線の内、共通としうる、接近した配線
が、その上方に形成された前記上層配線と、その間に介
在する中間絶縁膜に形成されたスルーホールにより接続
されることを特徴とする半導体装置のボンディングパッ
ド電極の構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24379990A JP2863287B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置のボンディングパッド電極の構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24379990A JP2863287B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置のボンディングパッド電極の構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04124844A JPH04124844A (ja) | 1992-04-24 |
JP2863287B2 true JP2863287B2 (ja) | 1999-03-03 |
Family
ID=17109122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24379990A Expired - Fee Related JP2863287B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置のボンディングパッド電極の構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2863287B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734967B2 (ja) * | 1993-12-24 | 1998-04-02 | 日本電気株式会社 | ボンディング用パッド及びその製造方法 |
US6191023B1 (en) * | 1999-11-18 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of improving copper pad adhesion |
-
1990
- 1990-09-17 JP JP24379990A patent/JP2863287B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04124844A (ja) | 1992-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5648679A (en) | Tape ball lead integrated circuit package | |
US5646830A (en) | Semiconductor device having an interconnecting circuit board | |
JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
US6291881B1 (en) | Dual silicon chip package | |
JPH05136323A (ja) | 集積回路装置 | |
EP0590986B1 (en) | Lead-on-chip lead frame | |
US5442230A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
US5569955A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
JP3171172B2 (ja) | 混成集積回路 | |
US4646126A (en) | Semiconductor device | |
US7030489B2 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
JPH0521698A (ja) | 半導体装置 | |
JP2785324B2 (ja) | マルチチップパッケージ構造 | |
JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
JP3405697B2 (ja) | 半導体チップ | |
JP2864684B2 (ja) | 半導体集積回路 | |
JPS6239820B2 (ja) | ||
JP2000243903A (ja) | 半導体チップ | |
JP2752262B2 (ja) | 1チップlsiの製造方法 | |
JP2890795B2 (ja) | 混成集積回路 | |
JPH05226404A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |