JP2890795B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JP2890795B2
JP2890795B2 JP2284899A JP28489990A JP2890795B2 JP 2890795 B2 JP2890795 B2 JP 2890795B2 JP 2284899 A JP2284899 A JP 2284899A JP 28489990 A JP28489990 A JP 28489990A JP 2890795 B2 JP2890795 B2 JP 2890795B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
lead
integrated circuit
main opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2284899A
Other languages
English (en)
Other versions
JPH04159791A (ja
Inventor
秀人 新田
陸生 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2284899A priority Critical patent/JP2890795B2/ja
Publication of JPH04159791A publication Critical patent/JPH04159791A/ja
Application granted granted Critical
Publication of JP2890795B2 publication Critical patent/JP2890795B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路に関する。
〔従来の技術〕
従来の混成集積回路として、リードフレーム上に絶縁
エリアを設け、その上にプリント配線基板を貼り付け、
能動素子および受動素子をベアチップ状態にて搭載し、
ベアチップ上の所定の電極とプリント配線基板上の所定
の電極間および、プリント配線基板上の所定の電極とリ
ードフレーム上の所定の電極間を金線にてワイヤボンデ
ィング法により接続し、トランスファモールド法により
樹脂封止した構造をもつものがある。
この混成集積回路については、例えば「'85ハイブリ
ッドテクノロジー」と題する月刊Semi Conductor World
臨時増刊号 pp184〜pp187プレスジャーナル（85年９
月）や、第１回マイクロエレクトロニクスシンポジム論
文集ISHM JAPAN pp147〜pp150（85年７月）に「モール
ド型のハイブリッドIC」と題して報告されている。
〔発明が解決しようとする課題〕
この従来の混成集積回路では、プリント配線基板上の
電極とリードフレーム上の電極は、金線によってワイヤ
ボンディング法により接続されているために、外部リー
ドが多ピンになると、ワイヤボンディングする個所も外
部リードに比例して増大する。プリント配線基板上のベ
アチップの電極とプリント配線基板上の電極間のワイヤ
ボンディングする個所を合わせると、例えば、外部リー
ドが120ピンある場合、総ボンディングワイヤは300本以
上となる場合が多く、材料の金線も多く必要とし、ワイ
ヤボンディングの工数もより多く必要となるばかりでな
く、ワイヤ本数が増大するに比例して、混成集積回路の
歩留が低下するという問題点があった。
〔課題を解決するための手段〕
本発明の混成集積回路は、主開口部とこの主開口部の
周辺部に設けられた副開口部とを有するベースフィルム
と、この主開口部と副開口部にまたがって前記ベースフ
ィルムに設けられた金属箔からなるリードと、前記主開
口部の下部に配設され周辺部の電極が前記リードの一端
に接続されたプリント配線基板と、このプリント配線基
板の周辺部に配設され前記リードの他端と接続された外
部リードと、前記プリント配設基板上に搭載された複数
の半導体チップと、前記半導体チップとプリント配線基
板と外部リードの一部を封止する樹脂とを含んで構成さ
れる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例の断面図、第２図及び第
３図は実施例に用いられるベースフィルムの下面図と、
プリント配線基板及びリードの上面図である。
第１図〜第３図に示すように混成集積回路は、主開口
部4Aとこの主開口部4Aの周辺部に設けられる２つの副開
口部4Bとを有するベースフィルム１と、この主開口部4A
と副開口部4Bとにまたがってベースフィルム１に形成さ
れ金メッキされた銅箔等からなるリード２と、主開口部
4Aの下部に配設され周辺部の外部リード用電極６がリー
ド２の一端に熱圧着法等により接続されたプリント配線
基板７と、このプリント配線基板７の周辺部に配設され
リード２の他端に接続された外部リード５、プリント配
線基板７上にダイボンディングにより搭載された複数の
半導体チップ3A,3Bと、これらの半導体チップ3A,3Bとプ
リント配線基板７と外部リード５の一部を封止する樹脂
９とから主に構成されている。尚第１図〜第３図におい
て８は金線、10は送り穴である。
プリント配線基板７上に半導体チップ3A,3Bをダイボ
ンディングし、金線８にて半導体チップ内の電極と、プ
リント配線基板７上の外部リード用電極６とをワイヤボ
ンディング法に接続する代わりに、半導体チップ3A,3B
内の電極上に、例えば金球バンプを形成し、プリント配
線基板上の外部リード用電極６と半導体チップ3A,3B内
の電極とをこの金球バンプにて接続してもよい。
このように接続された本実施例によれば、プリント配
線基板７上の外部リード用電極６と外部リード５との接
続を、リード２を介して熱圧着法により同時に接続でき
るため、ワイヤボンディングの工数を削減できる。例え
ば、ワイヤ本数が200本で１本当りのワイヤボンディン
グ時間が0.3秒必要とする場合、ワイヤボンディング工
数は60秒必要であるが、本実施例によれば熱圧着法によ
りリード接続が一度にできるため、10秒程度で接続が可
能となる。
尚、上記実施例においては、外部リード５をプリント
配線基板の２方向に配設した場合について説明したが、
３〜４方向に配設した場合であってもよいことは勿論で
ある。
〔発明の効果〕
以上説明したように本発明によれば、プリント配線基
板と外部リードとの接続を金線によるワイヤボンディン
グではなく、例えば、金メッキされた銅箔のリードを介
して熱圧着により一度に接続できる為、ワイヤボンディ
ングに要する工数を削減できるという効果がある。ま
た、ワイヤボンディングする必要がないため、ワイヤ本
数が多くなることによってもたらされる歩留低下が改善
されるという効果もある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図及び第３図
は実施例に用いられるベースフィルムの下面図とプリン
ト配線基板及びリードの上面図である。 １……ベースフィルム、２……リード、3A,3B……半導
体チップ、4A……主開口部、4B……副開口部、５……外
部リード、６……外部リード用電極、７……プリント配
線基板、８……金線、９……樹脂、10……送り穴。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】主開口部とこの主開口部の周辺部に設けら
    れた副開口部とを有するベースフィルムと、この主開口
    部と副開口部にまたがって前記ベースフィルムに設けら
    れた金属箔からなるリードと、前記主開口部の下部に配
    設され周辺部の電極が前記リードの一端に接続されたプ
    リント配線基板と、このプリント配線基板の周辺部に配
    設され前記リードの他端と接続された外部リードと、前
    記プリント配設基板上に搭載された複数の半導体チップ
    と、前記半導体チップとプリント配線基板と外部リード
    の一部を封止する樹脂とを含むことを特徴とする混成集
    積回路。
JP2284899A 1990-10-23 1990-10-23 混成集積回路 Expired - Lifetime JP2890795B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2284899A JP2890795B2 (ja) 1990-10-23 1990-10-23 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2284899A JP2890795B2 (ja) 1990-10-23 1990-10-23 混成集積回路

Publications (2)

Publication Number Publication Date
JPH04159791A JPH04159791A (ja) 1992-06-02
JP2890795B2 true JP2890795B2 (ja) 1999-05-17

Family

ID=17684493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284899A Expired - Lifetime JP2890795B2 (ja) 1990-10-23 1990-10-23 混成集積回路

Country Status (1)

Country Link
JP (1) JP2890795B2 (ja)

Also Published As

Publication number Publication date
JPH04159791A (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6258629B1 (en) Electronic device package and leadframe and method for making the package
JP2609382B2 (ja) 半導体装置
US5757080A (en) Resin-sealed semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US5894107A (en) Chip-size package (CSP) using a multi-layer laminated lead frame
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2002110898A (ja) 半導体装置
JP3643706B2 (ja) 半導体装置
JP2002231885A (ja) 半導体装置
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JP3059097B2 (ja) 電子回路盤とその製造方法
JP2932432B2 (ja) 半導体パッケージの構造及びパッケージ方法
JPH1012769A (ja) 半導体装置およびその製造方法
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
JP2001156251A (ja) 半導体装置
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6661091B1 (en) Semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2890795B2 (ja) 混成集積回路
JPH0582582A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040722

A61 First payment of annual fees (during grant procedure)

Effective date: 20040727

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20070806

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080806

LAPS Cancellation because of no payment of annual fees