KR100470144B1 - 테이프회로기판및이를사용한칩크기의반도체칩패키지 - Google Patents

Abstract

본 발명은 테이프 회로기판과 그에 형성된 솔더 볼들을 통하여 반도체 칩과 주 기판과의 전기적 접속을 구현하는 칩 크기의 반도체 칩 패키지에 관한 것으로서, 인쇄회로기판 또는 세라믹 기판을 이용한 종래의 칩 크기 패키지(CSP)의 경우 금속 세선에 의한 접속 방법은 회로배선의 미세화 및 박형화에 한계가 있고 공정 시간이 길며, 금속 리드 접속 방식은 탄성중합체가 칩과 기판 사이에 개재됨으로써 제조 공정이 복잡해지는 문제점을 해결하기 위하여, 반도체 칩 상부면의 입/출력 패드 상에 형성된 금속 패드를 통하여 절연 테이프 상에 형성된 회로배선과 반도체 칩 간의 전기적 접속을 일괄적으로 이룬 후 상방향 또는 하방향으로 180° 절곡되어 반도체 칩의 상부 또는 하부에서 솔더 볼을 형성시키는 테이프 회로기판을 사용한 반도체 칩 패키지에 관한 것이다. 반도체 칩과 회로배선의 접속을 위하여 회로기판의 중앙에는 반도체 칩이 고정되는 개구부가 형성되며 수지로 봉지된다. 그리고 회로기판의 절곡을 쉽게 하기 위하여 슬릿이 형성되며, 슬릿을 통하여 노출된 회로배선에는 보호막이 형성되기도 한다. 접착층이 회로기판과 봉지수지 또는 회로기판과 반도체 칩의 하부면을 접착시키며, 반도체 칩의 상부 또는 하부에 형성되는 솔더 볼들은 격자형으로 배열된다.

Description

테이프 회로기판 및 이를 사용한 칩 크기의 반도체 칩패키지

본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 테이프 회로기판과 그에 형성된 솔더 볼들을 통하여 반도체 칩과 주 기판과의 전기적 접속을 구현하며, 칩 크기에 근접한 패키지를 구현할 수 있는 반도체 칩 패키지에 관한 것이다.

오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(ball grid array; BGA) 패키지이다. 이 BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 주기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.

도 1을 참조하여 BGA 패키지(10)의 구조를 설명하자면, 인쇄회로기판(12; printed circuit board) 상부면의 중앙에는 반도체 칩(11)이 접착되고, 그 주변으로는 회로배선(13)이 패턴화되어 있다. 회로배선(13)은 관통구멍(15)을 통하여 인쇄회로기판(12) 하부면까지 연장된다. 인쇄회로기판(12) 상부면의 회로배선(13)은 반도체 칩(11)과, 하부면의 회로배선(13)은 주 기판(도시되지 않음)과 각각 전기적으로 접속된다. 회로배선(13)과 반도체 칩(11) 간의 전기 접속을 매개하는 것은 금속 세선(14; bonding wire)이며, 회로배선(13)과 주 기판 간의 전기접속을 매개하는 것은 솔더 볼(16; solder ball)이다. 이 솔더 볼(16)이 반도체 칩(11)과 반대쪽의 기판면에 격자형으로 자유롭게 형성될 수 있기 때문에 BGA 패키지라 불리며, 패키지의 외곽을 따라 외부 리드들이 형성된 통상적인 패키지에 비하여 실장 면적이 축소되는 것이다. 반도체 칩(11)과 금속 세선(14)을 포함하여 인쇄회로기판(12)의 상부면은 수지(17)로 봉지된다.

그런데, 인쇄회로기판(12)은 회로배선(13)을 형성할 수 없는, 즉 반도체 칩(11)이 접착되는 영역이 불가피하게 필요하기 때문에, 그만큼 패키지(10)의 크기는 반도체 칩(11) 크기에 비하여 증가하게 된다. 따라서 BGA 패키지는 그 크기의 감소에 한계가 있다. 이러한 사정에서 제안된 것이 CSP(chip size package)라 불리는 칩 크기의 패키지이다.

CSP는 미국, 일본, 한국 등의 십수개의 회사로부터 여러 유형이 소개되고 있으며, 또한 현재 개발이 진행되고 있는 실정이다. CSP는 BGA 패키지를 응용한 것으로서, 인쇄회로기판 외에 세라믹 회로기판을 사용하기도 하며, 금속 세선 또는 금속 리드로서 반도체 칩과 기판의 전기적 접속을 구현한다. 그런데, 이 방법들은 각각 단점들을 안고 있다. 금속 세선에 의한 접속 방법은 근본적으로 캐필러리(capillary)라는 장비를 이용하기 때문에 회로배선의 미세화에 대한 대응에 한계가 있고, 금속 세선의 루프(loop) 높이 때문에 패키지의 박형화에도 문제가 있다. 게다가, 금속 세선들을 일일이 칩의 입/출력 패드에 접속해야 되기 때문에 시간이 좀 걸린다는 단점도 있다. 한편, 금속 리드 접속 방식은 탄성중합체(elastomer)가 칩과 기판 사이에 개재되기 때문에 제조 공정이 복잡하다는 단점이 있다.

따라서, 본 발명의 목적은 반도체 칩과 회로기판 간의 전기적 접속을 신속하고 용이하게 구현함으로써 반도체 칩 패키지 제조의 생산성을 향상시켜 대량 생산할 수 있도록 하는 것이다.

본 발명의 다른 목적은 반도체 칩과 근접한 크기를 가지는 칩 크기의 패키지를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은 중앙부에 개구부가 형성되고, 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며, 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프;와, 테이프의 슬릿 바깥쪽 부분에 형성된 접착층;과, 테이프의 패드 홀들에 각각 대응하여 테이프와 접착층 사이에 형성된 복수개의 볼 패드들;, 및 볼 패드들과 각각 연결되고, 테이프와 접착층 사이에 형성되며, 개구부에 반도체 칩이 고정되는 경우 반도체 칩의 입/출력 패드들과 전기적으로 접속되는 내부리드와 내부리드가 연장되어 슬릿을 통해 노출되어 절곡되는 절곡부와 절곡부가 연장된 외부리드가 형성된 복수개의 회로배선들;을 포함하는 테이프 회로기판을 제공한다.

본 발명에 따른 테이프 회로기판의 전기절연 테이프 및 접착층의 재질은 폴리이미드 수지 계열이 바람직하며, 테이프의 슬릿 내부에는 슬릿을 통하여 노출된 회로배선들을 보호하기 위한 보호막이 형성되는 것이 바람직하다.

이와 같은 테이프 회로기판은 본 발명의 반도체 칩 패키지를 제공하는데 사용된다. 본 발명에 따른 반도체 칩 패키지는 상부면에 형성된 복수개의 입/출력 패드들을 포함하는 반도체 칩;과, 중앙부에 반도체 칩이 고정되는 개구부가 형성되고 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프와, 개구부에 형성되어 개구부에 고정된 반도체 칩의 입/출력 패드들과 전기적으로 접속된 내부리드와 내부리드가 연장되어 슬릿에 노출되며 상방향으로 180° 절곡된 절곡부와 절곡부가 연장되어 반도체 칩의 상부로 뻗어있는 외부리드를 각각 포함하는 복수개의 회로배선들과, 회로배선의 외부리드와 각각 연결되며 테이프를 통하여 외부로 노출된 복수개의 볼 패드들과, 회로배선의 외부리드와 볼 패드의 하부에 형성된 접착층을 포함하는 테이프 회로기판;과, 반도체 칩의 입/출력 패드들과 회로배선들의 내부리드를 보호하기 위하여 반도체 칩의 상부면과 접착층의 하부면 사이에 개재되어 형성된 봉지수지;, 및 테이프 회로기판의 테이프 사이로 각각 노출된 볼 패드에 물리적으로 접합되고 전기적으로 접속된 복수개의 솔더 볼들;을 포함한다.

본 발명의 반도체 칩 패키지에 포함되는 회로배선의 절곡부에는 보호막이 형성되는 것이 바람직하며, 반도체 칩의 입/출력 패드들은 반도체 칩의 상부면 가장자리에 형성된다. 특히, 회로배선들의 절곡부는 반도체 칩의 마주보는 양쪽 외곽에 위치하며, 절곡부로부터 연장된 각각의 외부리드와 외부리드와 연결된 각각의 볼 패드는 반도체 칩의 상부 중앙쪽에 위치한다. 그리고 테이프 회로기판의 볼 패드들 및 그 상부에 형성된 솔더 볼들은 반도체 칩의 상부에서 격자형으로 배열되어 형성된다.

본 발명에 따른 다른 반도체 칩 패키지는 역시 전기절연 테이프와 접착층과 볼 패드들 및 회로배선들을 포함하는 테이프 회로기판을 사용한다. 즉, 상부면에 형성된 복수개의 입/출력 패드들을 포함하는 반도체 칩과;, 중앙부에 반도체 칩이 고정되는 개구부가 형성되고 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프와, 개구부에 형성되어 개구부에 고정된 반도체 칩의 입/출력 패드들과 전기적으로 접속된 내부리드와 내부리드가 연장되어 슬릿에 노출되며 하방향으로 180° 절곡된 절곡부와 절곡부가 연장되어 반도체 칩의 상부로 뻗어있는 외부리드를 각각 포함하는 복수개의 회로배선들과, 회로배선의 외부리드와 각각 연결되며 테이프를 통하여 외부로 노출된 복수개의 볼 패드들과, 회로배선의 외부리드와 볼 패드의 하부에 형성된 접착층을 포함하는 테이프 회로기판;과, 반도체 칩의 입/출력 패드들과 회로배선들의 내부리드를 보호하기 위하여 반도체 칩의 상부면에 형성된 봉지수지;, 및 테이프 회로기판의 테이프 사이로 각각 노출된 볼 패드에 물리적으로 접합되고 전기적으로 접속된 복수개의 솔더 볼들;을 포함한다.

본 발명의 패키지에 포함되는 회로배선의 절곡부에는 보호막이 형성되는 것이 바람직하며, 반도체 칩의 입/출력 패드들은 반도체 칩의 상부면 가장자리에 형성된다. 특히, 회로배선들의 절곡부는 반도체 칩의 마주보는 양쪽 외곽에 위치하며, 절곡부로부터 연장된 각각의 외부리드와 외부리드와 연결된 각각의 볼 패드는 반도체 칩의 하부 중앙쪽에 위치한다. 그리고 테이프 회로기판의 볼 패드들 및 그 하부에 형성된 솔더 볼들은 반도체 칩의 하부에서 격자형으로 배열되어 형성된다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면 전반을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.

도 2는 본 발명의 반도체 칩 패키지에 사용되는 테이프 회로기판(20)을 나타내는 부분 절개 사시도이다. 도 2를 참조하면, 테이프 회로기판(20)은 중앙부에 개구부(22; window)가 형성되어 있고, 개구부(22)의 양쪽에 소정의 폭을 갖는 슬릿(23; slit)이 형성되어 있으며, 슬릿(23)의 바깥쪽에 복수개의 패드 홀(24; pad hole)들이 형성되어 있는 전기절연 테이프(21)를 포함한다. 테이프(21)의 슬릿(23) 바깥쪽 부분의 하부면에는 접착층(25)이 형성되어 있다. 또한, 테이프(21)의 패드 홀(24)들에 각각 대응하여 테이프(21)와 접착층(25) 사이에는 복수개의 볼 패드(27; ball pad)들이 형성되어 있고, 볼 패드(27)들과 각각 연결되는 복수개의 회로 배선(26)들이 테이프(21)와 접착층(25) 사이에 소정의 패턴을 이루어 형성되어 있다. 회로배선(26)들은 테이프(21)의 개구부(22) 안쪽까지 연장된다(이하, 개구부 안쪽으로 진입한 회로배선들을 '내부리드(26a)'라 한다).

개구부(22)는 반도체 칩(도 3의 30)과 회로배선들의 내부리드(26a) 간의 물리적, 전기적 접속을 구현하기 위한 곳이며, 슬릿(23)은 후술하겠지만 테이프 회로기판(20)을 180° 로 구부리기 위한 곳이다. 패드 홀(24)들은 볼 패드(27)들을 노출시켜 솔더 볼(도 4의 36)을 형성시키기 위한 곳이다. 도 2에서 A가 가리키는 것은 개구부(22)를 통하여 회로배선(26)들과 접속되는 반도체 칩(도 3의 30)의 상부면이며, B가 가리키는 것은 최종적으로 패키지(도 4의 40)의 제조가 완료된 후 남게 되는 부분이다. 즉, 테이프 회로기판(20)은 도 2에 도시된 바와 같은 구성이 연속적으로 배열되어 있는 소위 릴(reel) 구조를 가진다. 따라서, 패키지의 제조가 연속적으로 이루어질 수 있다. 패키지의 제조가 완료된 후 각각 개별 패키지로 분리되는 영역이 B이다.

테이프 회로기판(20)의 전기절연 테이프(21) 및 접착층(25)의 재질은 폴리이미드 수지(polyimide resin) 계열이 바람직하며, 접착층(25)은 공정 조건에 따라 다른 재질들도 가능하다. 테이프(21)가 180° 로 구부러질 때 슬릿(23)을 통하여 노출된 회로배선들(이하, '절곡부(26b)'라 한다)이 받는 충격을 완화하기 위하여, 또는 인접한 절곡부(26b)들 간의 전기적 단락을 방지하기 위하여, 슬릿(23) 내부에는 보호막(28)이 형성되는 것이 바람직하다. 보호막(28)은 실리콘 수지(silicone) 또는 폴리이미드 계열의 수지 등이 도포되어 형성될 수 있다. 한편, 내부리드(26a), 절곡부(26c), 외부리드(26b; 절곡부(26c)와 볼 패드(27)를 이어주는 회로배선의 일부분을 지칭한다)를 포함하는 회로배선(26)들과, 볼 패드(27)들은 구리 박판(copper foil)을 원하는 패턴으로 식각하여 이루어지며, 외부로 노출되는 부위에는 주석(Sn), 주석 합금, 금(Au), 금과 니켈(Ni) 합금 등이 도금될 수 있다.

이와 같은 테이프 회로기판(20)은 반도체 칩 패키지를 제조하는데 사용될 수 있다. 도 3은 도 2의 III-III선을 따라 절단한 단면도로서, 테이프 회로기판(20)에 반도체 칩(30)이 접착된 상태를 보여주는 단면도이다. 도 3을 참조하면, 도 2에 도시된 테이프 회로기판(20)을 뒤집은 상태에서, 반도체 칩(30)이 테이프(21)의 개구부(22) 쪽으로 공급된다. 반도체 칩(30)의 상부면에는 복수개의 입/출력 패드(도시되지 않음)들이 형성되어 있으며, 입/출력 패드들의 상부에는 금속 범프(32; metal bump)들이 형성된다. 반도체 칩(30)의 입/출력 패드와 테이프 회로기판(20)의 내부리드(26a)는 각각 금속 범프(32)를 통하여 물리적으로 접합됨으로써 전기적으로도 접속된다. 이와 같은 접합은 내부리드(26a)들과 입/출력 패드들의 위치를 맞춘 뒤, 일괄적으로 열압착함으로써 가능하다. 이는 테이프 회로기판(20)을 사용하는 본 발명의 장점 중의 하나로서, 반도체 칩(30)과 기판(20) 간의 접합을 신속하고 용이하게 구현할 수 있다.

반도체 칩(30)이 테이프 회로기판(20)에 접합된 후, 접합 부분(32) 및 반도체 칩(30)의 상부면 등을 보호하기 위하여 봉지수지(34)로 봉지한다. 봉지수지(34)로는 에폭시 수지(epoxy resin) 등이 가능하며, 봉지 방법은 포팅(potting) 방식을 사용한다. 도 3에 있어서 A, B는 도 2의 그것과 동일하다.

한편, 봉지 단계까지 완료되면, 테이프 회로기판(20)은 상방향으로 180° 구부러진다. 반도체 칩(30)의 입/출력 패드들은 반도체 칩(30)의 상부면 가장자리에 있으므로, 반도체 칩(30)의 외곽에 위치하던 외부리드(26b), 볼 패드(27) 등은, 도 4에 도시된 바와 같이, 반도체 칩(30)의 상부 쪽에 위치하게 되어, 칩 크기의 패키지 제조가 가능하게 된다. 도 4는 본 발명에 따른 반도체 칩 패키지(40)의 실시예를 보여주는 단면도로서, 도 3의 단계를 거쳐 패키지(40)가 완성된 형태를 보여주는 도이다.

도 4를 참조하면, 테이프(21)는 상방향으로 180° 절곡되며, 회로배선(26) 역시 절곡부(26c)에서 180° 절곡된다. 절곡부(26c)에는 전술한 바와 같이 보호막(28)이 형성되는 것이 바람직하다. 한편, 테이프(21)는 회로배선의 내부리드(26a)와 절곡부(26c)의 연결부분의 하부 및 외부리드(26b)의 상부에 위치하게 되며, 회로배선의 외부리드(26b)와 볼 패드(27)의 하부에 형성된 접착층(25)은 봉지수지(34)와 접착을 이루게 된다. 한편, 테이프 회로기판의 절곡 단계 이전에 도 2의 B부분을 따라 절단이 선행되어야 함은 물론이다. 패키지(40) 제조의 마지막 단계는 테이프(21)의 패드 홀(도 2와 도 3의 24)을 통하여 노출된 볼 패드(27)에 솔더 볼(36; solder ball)을 형성하는 단계이다. 솔더 볼(36)들이 각각의 볼 패드(27)에 물리적으로 접합됨으로써, 패키지(40)는 솔더 볼(36)을 통하여 외부의 주 기판(도시되지 않음)과 전기적으로 접속될 수 있다. 볼 패드(27) 및 그 상부에 형성된 솔더 볼(36)은 반도체 칩(30)의 상부에서 격자형으로 배열되어 형성된다.

한편, 도 5 및 도 6에 테이프 회로기판(20)을 사용한 반도체 칩 패키지(50)의 다른 실시예를 보여주고 있다. 도 5 및 도 6을 참조하면, 전술한 실시예와 달리, 도 2에 도시된 테이프 회로기판(20)을 뒤집지 않고 바로 사용한다. 그리고 테이프(21)는 상방향이 아니라, 하방향으로 180° 구부러진다. 따라서 내부리드(26a)도 하방향으로 180° 절곡되어 절곡부(26c)를 형성하며, 다시 절곡부(26c)가 연장되어 반도체 칩(30)의 하부로 뻗어있는 외부리드(26b)를 형성한다. 테이프(21)는 내부리드(26a)와 절곡부(26c)의 연결부분의 상부 및 외부리드(26b)의 하부에 있게 된다. 절곡부(26c)에는 보호막(28)이 덮이며, 접착층(25)은 외부리드(26b)와 볼 패드(27)의 상부에 형성되어 반도체 칩(30)의 하부면에 접착되고, 봉지수지(34)는 반도체 칩(30)의 상부면에 형성되어 있다. 반도체 칩 하부에 격자형으로 배열되는 볼 패드(27) 하부에는 솔더 볼(36)이 각각 형성된다.

본 발명의 반도체 칩 패키지에 사용되는 테이프 회로기판은, 예를 들어, 테이프와 접착층의 두께가 각각 50㎛, 회로배선의 두께가 18㎛인 Microflex사(社)의 테이프 회로기판을 사용할 수 있으며, 패키지 제조시 반도체 칩 상부면에 도포되는 봉지수지의 높이는 패키지의 전체 두께에 영향을 주지 않도록 100㎛ 이하가 바람직하다. 그리고 솔더 볼은, 예를 들어, 그 직경이 12mil (1mil=10-3inch)인 것을 사용할 수 있으며, 솔더 볼은 테이프 회로기판이 패키지 제조에 투입되기 전에 미리 형성되어 있을 수도 있다.

이상과 같이, 테이프 회로기판을 사용하는 본 발명의 반도체 칩 패키지는 반도체 칩과 회로기판 간의 전기적 접속이 일괄적으로 이루어지기 때문에, 핀수(회로배선의 개수)에 상관없이 칩 접착에 소요되는 시간이 단축되고 단순해진다. 그리고 종래의 금속 세선 방식에 사용되는 캐필러리와 같은 장비가 필요없기 때문에, 회로배선의 미세화에 대한 대응에 유리하다. 게다가, 종래의 금속 리드 방식에서는 리드를 구성하는 금(Au)이 20㎛ 정도의 두께였으나, 본 발명에서는 금이 단지 도금층으로서만 필요하기 때문에 5㎛ 이하의 두께로 형성할 수 있으며, 이는 원가 절감 측면에서 유리하다.

도 1은 종래기술에 따른 볼 그리드 어레이(BGA) 패키지의 한 예를 나타내는 단면도,

도 2는 본 발명의 반도체 칩 패키지에 사용되는 테이프 회로기판을 나타내는 부분 절개 사시도,

도 3은 도 2의 III-III선을 따라 절단한 단면도로서, 테이프 회로기판에 반도체 칩이 접착된 상태를 보여주는 단면도,

도 4는 본 발명에 따른 반도체 칩 패키지의 실시예를 보여주는 단면도로서, 도 3의 단계를 거쳐 패키지가 완성된 형태를 보여주는 도,

도 5는 테이프 회로기판에 반도체 칩이 접착된 상태의 다른 예를 보여주는 단면도,

도 6은 본 발명에 따른 반도체 칩 패키지의 다른 실시예를 보여주는 단면도로서, 도 5의 단계를 거쳐 패키지가 완성된 형태를 보여주는 도이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : BGA 패키지 11 : 반도체 칩

12 : 인쇄회로기판 13 : 회로배선

14 : 금속세선 15 : 관통구멍

16 : 솔더 볼 17 : 봉지수지

20, 50 : 테이프 회로기판 21, 51 : 테이프

22, 52 : 개구부 23, 53 : 슬릿

24, 54 : 패드 홀 25, 55 : 접착층

26, 56 : 회로배선 27, 57 : 볼 패드

28, 58 : 보호막 30, 60 : 반도체 칩

32, 62 : 금속 범프 34, 64 : 봉지수지

36, 66 : 솔더 볼 40, 70 : 반도체 칩 패키지

Claims (14)

1. 중앙부에 반도체 칩이 고정되는 개구부가 형성되고, 상기 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며, 상기 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프와;

   상기 테이프의 슬릿 바깥쪽 부분에 형성된 접착층과;

   상기 테이프의 패드 홀들에 각각 대응하여 상기 테이프와 상기 접착층 사이에 형성된 복수개의 볼 패드들; 및

   상기 볼 패드들과 각각 연결되고, 상기 테이프와 상기 접착층 사이에 형성되며, 상기 개구부에 반도체 칩이 고정되는 경우 상기 반도체 칩의 입/출력 패드들과 전기적으로 접속되는 내부리드와 상기 내부리드가 연장되어 상기 슬릿을 통해 노출되어 절곡되는 절곡부와 상기 절곡부가 연장된 외부리드가 형성된 복수개의 회로배선들;

   을 포함하는 테이프 회로기판.
2. 제 1 항에 있어서, 상기 전기절연 테이프의 재질은 폴리이미드 수지 계열인 것을 특징으로 하는 테이프 회로기판.
3. 제 1 항에 있어서, 상기 접착층의 재질은 폴리이미드 수지 계열인 것을 특징으로 하는 테이프 회로기판.
4. 제 1 항에 있어서, 상기 테이프의 슬릿 내부에는 상기 슬릿을 통하여 노출된 상기 회로배선들을 보호하기 위하여 보호막이 형성되는 것을 특징으로 하는 테이프 회로기판.
5. 상부면에 형성된 복수개의 입/출력 패드들을 포함하는 반도체 칩과;

   중앙부에 상기 반도체 칩이 고정되는 개구부가 형성되고 상기 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며 상기 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프와, 상기 개구부에 형성되어 상기 개구부에 고정된 상기 반도체 칩의 입/출력 패드들과 전기적으로 접속된 내부리드와 상기 내부리드가 연장되어 상기 슬릿에 노출되며 상방향으로 180° 절곡된 절곡부와 상기 절곡부가 연장되어 상기 반도체 칩의 상부로 뻗어있는 외부리드를 각각 포함하는 복수개의 회로배선들과, 상기 회로배선의 외부리드와 각각 연결되며 상기 테이프를 통하여 외부로 노출된 복수개의 볼 패드들과, 상기 회로배선의 외부리드와 상기 볼 패드의 하부에 형성된 접착층을 포함하는 테이프 회로기판과;

   상기 반도체 칩의 입/출력 패드들과 상기 회로배선들의 내부리드를 보호하기 위하여 상기 반도체 칩의 상부면과 상기 접착층의 하부면 사이에 개재되어 형성된 봉지수지; 및

   상기 테이프 회로기판의 테이프 사이로 각각 노출된 볼 패드에 물리적으로 접합되고 전기적으로 접속된 복수개의 솔더 볼들;

   을 포함하는 테이프 회로기판을 사용한 반도체 칩 패키지.
6. 제 5 항에 있어서, 상기 회로배선의 절곡부에는 보호막이 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
7. 제 5 항에 있어서, 상기 반도체 칩의 입/출력 패드들은 상기 반도체 칩의 상부면 가장자리에 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
8. 제 7 항에 있어서, 상기 회로배선들의 절곡부는 상기 반도체 칩의 마주보는 양쪽 외곽에 위치하며, 상기 절곡부로부터 연장된 상기 각각의 외부리드와 상기 외부리드와 연결된 상기 각각의 볼 패드는 상기 반도체 칩의 상부 중앙쪽에 위치하는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
9. 제 8 항에 있어서, 상기 테이프 회로기판의 볼 패드들 및 그 상부에 형성된 솔더 볼들은 상기 반도체 칩의 상부에서 격자형으로 배열되어 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
10. 상부면에 형성된 복수개의 입/출력 패드들을 포함하는 반도체 칩과;

    중앙부에 상기 반도체 칩이 고정되는 개구부가 형성되고 상기 개구부의 양쪽에 소정의 폭을 갖는 슬릿이 형성되며 상기 슬릿의 바깥쪽에 복수개의 패드 홀들이 형성된 전기절연 테이프와, 상기 개구부에 형성되어 상기 개구부에 고정된 상기 반도체 칩의 입/출력 패드들과 전기적으로 접속된 내부리드와 상기 내부리드가 연장되어 상기 슬릿에 노출되며 하방향으로 180° 절곡된 절곡부와 상기 절곡부가 연장되어 상기 반도체 칩의 상부로 뻗어있는 외부리드를 각각 포함하는 복수개의 회로배선들과, 상기 회로배선의 외부리드와 각각 연결되며 상기 테이프를 통하여 외부로 노출된 복수개의 볼 패드들과, 상기 회로배선의 외부리드와 상기 볼 패드의 하부에 형성된 접착층을 포함하는 테이프 회로기판과;

    상기 반도체 칩의 입/출력 패드들과 상기 회로배선들의 내부리드를 보호하기 위하여 상기 반도체 칩의 상부면에 형성된 봉지수지; 및

    상기 테이프 회로기판의 테이프 사이로 각각 노출된 볼 패드에 물리적으로 접합되고 전기적으로 접속된 복수개의 솔더 볼들;

    을 포함하는 테이프 회로기판을 사용한 반도체 칩 패키지.
11. 제 10 항에 있어서, 상기 회로배선의 절곡부에는 보호막이 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
12. 제 10 항에 있어서, 상기 반도체 칩의 입/출력 패드들은 상기 반도체 칩의 상부면 가장자리에 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
13. 제 12 항에 있어서, 상기 회로배선들의 절곡부는 상기 반도체 칩의 마주보는 양쪽 외곽에 위치하며, 상기 절곡부로부터 연장된 상기 각각의 외부리드와 상기 외부리드와 연결된 상기 각각의 볼 패드는 상기 반도체 칩의 하부 중앙쪽에 위치하는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.
14. 제 13 항에 있어서, 상기 테이프 회로기판의 볼 패드들 및 그 하부에 형성된 솔더 볼들은 상기 반도체 칩의 하부에서 격자형으로 배열되어 형성되는 것을 특징으로 하는 테이프 회로기판을 사용한 반도체 칩 패키지.