KR20020049145A - 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지 - Google Patents

반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지 Download PDF

Info

Publication number
KR20020049145A
KR20020049145A KR1020000078241A KR20000078241A KR20020049145A KR 20020049145 A KR20020049145 A KR 20020049145A KR 1020000078241 A KR1020000078241 A KR 1020000078241A KR 20000078241 A KR20000078241 A KR 20000078241A KR 20020049145 A KR20020049145 A KR 20020049145A
Authority
KR
South Korea
Prior art keywords
input
semiconductor package
conductor
lead
package
Prior art date
Application number
KR1020000078241A
Other languages
English (en)
Inventor
홍순호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000078241A priority Critical patent/KR20020049145A/ko
Publication of KR20020049145A publication Critical patent/KR20020049145A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 솔더볼을 아우터 리드로 형성하여 인쇄회로기판 상에 실장 및 다층구조의 적층이 가능한 반도체 제조용 절연 테이프와 그를 이용한 반도체 패키지에 관한 것으로서, 이를 위해 본 발명에 따른 반도체 패키지 제조용 절연 테이프는 반도체 칩과 대응되는 부분에 개구가 형성되며 개구의 주위에 입출력 패드와 대응되게 관통공이 형성되고, 관통공에 도전체가 충전되고, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드가 형성되고, 도전체의 타측에 솔더볼이 부착된 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지는 다수개의 입출력 패드가 형성된 반도체 칩과, 반도체 칩과 대응되는 부분에 개구가 형성되며 개구의 주위에 상기 입출력 패드와 대응되게 관통공이 형성된 절연 테이프와, 관통공에 충전된 도전체와, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드와, 도전체의 타측에 부착된 솔더볼과, 반도체 칩을 밀봉하는 밀봉재를 포함하여 이루어진 것을 특징으로 한다.

Description

반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체 패키지 {An electric tape for fabricating package and a package using of an electric tape}
본 발명은 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체 패키지에 관한 것으로서, 특히, 솔더볼을 아우터 리드로 형성하여 인쇄회로기판 상에 실장 및 다층구조의 적층이 가능한 반도체 제조용 절연 테이프와 그를 이용한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지의 제조공정에서 다이 본딩 공정은 인너 리드와 아우터 리드로 된 리드 프레임의 패들 위에 다이 본딩하는 방식과 리드 역할을 하는 금속박막이 형성된 절연 테이프 위에 다이 본딩하는 방식 등이 있다.
이중 절연 테이프를 이용하여 다이 본딩하는 방식은 폴리이미드 테이프 상에 형성된 금속박막을 이용하여 이너 리드와 아우터 리드를 형성한 것이다.
그러나, 이러한 종래의 다이 본딩에 사용되는 절연 테이프는 아우터 리드 역할을 하는 금속박막이 매우 미세하기 때문에 금속박막의 손상이 발생되기 쉽고, PCB 기판에 실장하는 것이 어렵다.
또한, 종래의 절연 테이프를 사용하여 제조된 반도체 패키지는 금속박막을 아우터 리드로 사용함으로써 다층 구조로 적층하기 어렵다.
이에 본 발명은 반도체 패키지의 제조시 PCB 기판의 실장이 용이하게 이루어지고, 다층구조로 적층이 가능한 반도체 패키지 제조용 절연 테이프를 제공하는데 그 목적이 있고, 또한 본 발명의 반도체 패키지 제조용 절연 테이프를 이용한 반도체 패키지를 제공하는데 그 목적이 있다.
따라서, 본 발명에 따른 반도체 패키지 제조용 절연 테이프는 상기 목적을 이루기위해, 반도체 칩과 대응되는 부분에 개구가 형성되며 개구의 주위에 입출력 패드와 대응되게 관통공이 형성되고, 관통공에 도전체가 충전되고, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드가 형성되고, 도전체의 타측에 솔더볼이 부착된 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지는 상기 목적을 이루기 위해, 다수개의 입출력 패드가 형성된 반도체 칩과, 반도체 칩과 대응되는 부분에 개구가 형성되며 개구의 주위에 상기 입출력 패드와 대응되게 관통공이 형성된 절연 테이프와, 관통공에 충전된 도전체와, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드와, 도전체의 타측에 부착된 솔더볼과, 반도체 칩을 밀봉하는 밀봉재를 포함하여 이루어진 것을 특징으로 한다.
도 1 은 본 발명에 따른 반도체 패키지 제조용 절연 테이프를 설명하기 위한 평면도.
도 2 는 도 1 의 Ⅱ-Ⅱ 방향 단면도.
도 3 는 본 발명에 따른 반도체 패키지 제조용 절연 테이프를 이용한 반도체 패키지를 설명하기 위한 도면.
도 4 은 본 발명에 따른 반도체 패키지의 사용 상태도.
도 5 는 본 발명에 따른 반도체 패키지의 또다른 사용 상태도.
※ 도면의 주요부분에 대한 부호의 설명 ※
10 : 절연 테이프 12 : 관통공
13 : 도전체 14 : 리드
15 : 솔더볼 20 : 반도체 칩
21 : 밀봉재 30 : 인쇄회로기판
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 제조용 절연 테이프의 바람직한 일실시예를 상세하게 설명한다.
도 1,2 은 본 발명에 따른 반도체 패키지 제조용 절연 테이프를 설명하기 위한 평면도 및 단면도로서, 본 발명의 절연 테이프(10)는 다수개의 입출력 패드가 형성된 반도체 칩(미도시)과 대응되는 부분에 개구(11)가 형성되며 개구의 주위에 입출력 패드와 대응되게 관통공(12)이 형성되고, 관통공에 도전체(13)가 충전되고, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드(14)가 형성되고, 도전체의 타측에 솔더볼(15)이 부착된다.
여기서, 리드(14)는 금속박막으로 형성되어 이너 리드의 역할을 하게 되고,솔더볼(15)은 아우터 리드의 역할을 하게 된다.
따라서, 상술한 구성으로 이루어진 본 발명에 따른 반도체 패키지 제조용 절연테이프는 반도체 패키지의 제조시에 리드(14)가 이너리드의 역할을 하게 되고, 솔더볼(15)이 아우터 리드의 역할을 하게 되어 제조된 반도체 패키지를 PCB 기판에 실장하고자 할때, 솔더볼(15)을 사용하여 PCB 기판에 용이하게 실장할 수 있다.
또한, 도 3 는 본 발명의 반도체 패키지 제조용 절연 테이프를 사용하여 제조된 반도체 패키지를 설명하기 위한 도면이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 다수개의 입출력 패드가 형성된 반도체 칩(20)과, 반도체 칩과 대응되는 부분에 개구(11)가 형성되며 개구의 주위에 입출력 패드와 대응되게 관통공(12)이 형성된 절연 테이프(10)와, 관통공(12)에 충전된 도전체(13)와, 도전체의 일측과 입출력 패드를 전기적으로 연결하는 리드(14)와, 도전체(13)의 타측에 부착된 솔더볼(15)과, 반도체 칩(20)을 밀봉하는 밀봉재(21)를 포함하여 이루어진다.
따라서, 본 발명의 반도체 패키지는 도 4 에 도시된 바와 같이, 아우터 리드의 역할을 하는 솔더볼(15)이 부착된 절연 테이프(10)를 사용하므로 PCB 기판(30)상에 실장하고자 할 때 솔더볼(15)에 의해 실장이 가능하게 된다.
또한, 도 5 을 참조하면, 본 발명의 반도체 패키지는 PCB 기판(30)상에 실장된 패키지 상측으로 또다른 패키지의 솔더볼(15)과 실장된 패키지의 리드(14)를 연결시키면 반도체 패키지를 다층구조로 적층할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 절연 테이프는 테이프 자체에 금속박막으로 이너리드가 형성되고, 솔더볼로 아우터 리드가 형성되어 있으므로 반도체 패키지 제조에 사용되는 경우, PCB 기판에 용이하게 실장될 수 있게 된다.
또한, 본 발명에 따른 반도체 패키지는 솔더볼을 아우터 리드로 사용함으로써 이너리드와 아우터 리드의 배선길이가 짧아져 동작특성의 신뢰성이 향상되며, 솔더볼을 이용하여 다수개의 패키지 적층이 가능하게 된다.

Claims (2)

  1. 반도체 패키지를 제조하기 위한 절연 테이프에 있어서,
    다수개의 입출력 패드가 형성된 반도체 칩과 대응되는 부분에 개구가 형성되며 상기 개구의 주위에 상기 입출력 패드와 대응되게 관통공이 형성되고,
    상기 관통공에 도전체가 충전되고,
    상기 도전체의 일측과 상기 입출력 패드를 전기적으로 연결하는 리드가 형성되고,
    상기 도전체의 타측에 솔더볼이 부착된 것을 특징으로 하는 절연테이프.
  2. 반도체 패키지에 있어서,
    다수개의 입출력 패드가 형성된 반도체 칩과;
    상기 반도체 칩과 대응되는 부분에 개구가 형성되며 상기 개구의 주위에 상기 입출력 패드와 대응되게 관통공이 형성된 절연 테이프와;
    상기 관통공에 충전된 도전체와;
    상기 도전체의 일측과 상기 입출력 패드를 전기적으로 연결하는 리드와;
    상기 도전체의 타측에 부착된 솔더볼과;
    상기 반도체 칩을 밀봉하는 밀봉재를 포함하여 이루어진 반도체 패키지.
KR1020000078241A 2000-12-19 2000-12-19 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지 KR20020049145A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000078241A KR20020049145A (ko) 2000-12-19 2000-12-19 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000078241A KR20020049145A (ko) 2000-12-19 2000-12-19 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지

Publications (1)

Publication Number Publication Date
KR20020049145A true KR20020049145A (ko) 2002-06-26

Family

ID=27683123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000078241A KR20020049145A (ko) 2000-12-19 2000-12-19 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지

Country Status (1)

Country Link
KR (1) KR20020049145A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820633B1 (ko) * 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09121017A (ja) * 1996-09-17 1997-05-06 Hitachi Ltd マルチチップ半導体装置
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
KR19990016047A (ko) * 1997-08-12 1999-03-05 윤종용 테이프 회로기판 및 이를 사용한 칩 크기의 반도체 칩패키지
KR19990025707A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
JPH09121017A (ja) * 1996-09-17 1997-05-06 Hitachi Ltd マルチチップ半導体装置
KR19990016047A (ko) * 1997-08-12 1999-03-05 윤종용 테이프 회로기판 및 이를 사용한 칩 크기의 반도체 칩패키지
KR19990025707A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820633B1 (ko) * 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP3123638B2 (ja) 半導体装置
KR930010086B1 (ko) 반도체 집적회로장치
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
JP4800606B2 (ja) 素子内蔵基板の製造方法
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP5041593B2 (ja) チップ型半導体装置の製造方法
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
EP1571706A1 (en) Electronic device
JPH11312756A (ja) 半導体装置
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
JP3660663B2 (ja) チップパッケージの製造方法
KR19990069447A (ko) 반도체 패키지와 그 제조방법
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH0823047A (ja) Ｂｇａ型半導体装置
KR20020049145A (ko) 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
KR20020028473A (ko) 적층 패키지
JPH10308493A (ja) 半導体装置及びその製造方法並びに多層プリント基板
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
JPH07263592A (ja) 半導体装置及びその製造方法
KR20010068514A (ko) 칩 스케일 패키지를 적층한 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030407

Effective date: 20050129

Free format text: TRIAL NUMBER: 2003101001358; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030407

Effective date: 20050129