JPH05136323A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH05136323A JPH05136323A JP29730491A JP29730491A JPH05136323A JP H05136323 A JPH05136323 A JP H05136323A JP 29730491 A JP29730491 A JP 29730491A JP 29730491 A JP29730491 A JP 29730491A JP H05136323 A JPH05136323 A JP H05136323A
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- leads
- integrated circuit
- chips
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路パッケージにLSIチップを実装す
る場合にLSIチップ単体では、集積度や信号ピン数に
限界がある。また、LSIチップやリードはノイズの影
響を受け易いため、これらを緩和することを目的とす
る。 【構成】 複数のLSIチップ5は支持板9または、接
地可能な支持板を挟む形で上下に実装されている。そし
てこの集積回路構造において、上下LSIチップからボ
ンディングワイヤ2によりリードまたはリードフレーム
1へ接続する。また上下の2チップをダイボンディング
することによりリードまたはリードフレーム1と接続す
る。このリードは、接地可能な支持板9を挟んで上下ま
たは左右に分割される構造であり、各々のチップに接続
されている。これにより、高集積で高密度な実装が可能
となり、かつノイズの低減を図れるようになった。
る場合にLSIチップ単体では、集積度や信号ピン数に
限界がある。また、LSIチップやリードはノイズの影
響を受け易いため、これらを緩和することを目的とす
る。 【構成】 複数のLSIチップ5は支持板9または、接
地可能な支持板を挟む形で上下に実装されている。そし
てこの集積回路構造において、上下LSIチップからボ
ンディングワイヤ2によりリードまたはリードフレーム
1へ接続する。また上下の2チップをダイボンディング
することによりリードまたはリードフレーム1と接続す
る。このリードは、接地可能な支持板9を挟んで上下ま
たは左右に分割される構造であり、各々のチップに接続
されている。これにより、高集積で高密度な実装が可能
となり、かつノイズの低減を図れるようになった。
Description
【0001】
【産業上の利用分野】本発明は、集積回路装置に関し、
特にLSIチップの集積回路パッケージにおける実装構
造に関する。
特にLSIチップの集積回路パッケージにおける実装構
造に関する。
【0002】
【従来の技術】従来のLSIパッケージへの実装技術
は、LSIチップが支持板(ダイ・パッド)や放熱板等
に単体で実装されていた。この時、リードフレームとL
SIチップは、ボンディングワイヤにより接続されてい
る。また、ハイブリッドICのように単一面上で数チッ
プ実装する技術がある。
は、LSIチップが支持板(ダイ・パッド)や放熱板等
に単体で実装されていた。この時、リードフレームとL
SIチップは、ボンディングワイヤにより接続されてい
る。また、ハイブリッドICのように単一面上で数チッ
プ実装する技術がある。
【0003】
【発明が解決しようとする課題】上述した従来の集積回
路装置では、LSIチップが単体で実装されているた
め、集積度や信号ピン数に限界が生ずる。また、外部リ
ードやLSIチップは、接地されていないため、ノイズ
の影響を受け易くなるという問題点があった。
路装置では、LSIチップが単体で実装されているた
め、集積度や信号ピン数に限界が生ずる。また、外部リ
ードやLSIチップは、接地されていないため、ノイズ
の影響を受け易くなるという問題点があった。
【0004】また、ハイブリッドIC等のごとく単一面
に数チップが搭載される場合は、集積度は大きいが実装
するLSIチップの面積分とその周りのリード分の面積
を必要とし全体の面積が大きくなるという問題がある。
に数チップが搭載される場合は、集積度は大きいが実装
するLSIチップの面積分とその周りのリード分の面積
を必要とし全体の面積が大きくなるという問題がある。
【0005】
【課題を解決するための手段】本発明の集積回路装置
は、複数のLSIチップを支持板または、接地板を挟む
形で上下に実装している。そして、この集積回路構造に
おいて上下LSIチップからボンディングワイヤにより
外部リードヘ接続する。また、上下に2チップをダイボ
ンディングし、両チップのインナーリードをリードとし
て成形し外部リードと接続する。このリードは、接地可
能な支持板を挟んで上下または左右に分割される構造で
あり、各々のチップに接続されている。或いは、上下2
チップから交互にインナーリードをリードとして引き出
す構造もある。
は、複数のLSIチップを支持板または、接地板を挟む
形で上下に実装している。そして、この集積回路構造に
おいて上下LSIチップからボンディングワイヤにより
外部リードヘ接続する。また、上下に2チップをダイボ
ンディングし、両チップのインナーリードをリードとし
て成形し外部リードと接続する。このリードは、接地可
能な支持板を挟んで上下または左右に分割される構造で
あり、各々のチップに接続されている。或いは、上下2
チップから交互にインナーリードをリードとして引き出
す構造もある。
【0006】
【作用】本発明の集積回路装置は上記のような構造に構
成されるので、占有する面積と体積が共に縮小され、ま
た外部との電気的遮蔽度が増大し、外部からの電気的雑
音妨害が少なくなり、良好な動作特性を持つことができ
る。
成されるので、占有する面積と体積が共に縮小され、ま
た外部との電気的遮蔽度が増大し、外部からの電気的雑
音妨害が少なくなり、良好な動作特性を持つことができ
る。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の請求項1,2の実施例、図
2,3は請求項1,2,3,5の実施例、図4は請求項
1,2,3の実施例、図5は請求項1,2,3,4の実
施例をそれぞれ示している。
2,3は請求項1,2,3,5の実施例、図4は請求項
1,2,3の実施例、図5は請求項1,2,3,4の実
施例をそれぞれ示している。
【0009】図1(A)は、本発明の一実施例の縦断面
図であり、図1(B)は、上面図である。LSIパッケ
ージ6内の支持板9の上下にLSIチップ5がダイボン
ディングされており、上下各々のLSIチップのボンデ
ィングパッド7から交互にボンディングワイヤ2により
リードフレーム1に接続されている。
図であり、図1(B)は、上面図である。LSIパッケ
ージ6内の支持板9の上下にLSIチップ5がダイボン
ディングされており、上下各々のLSIチップのボンデ
ィングパッド7から交互にボンディングワイヤ2により
リードフレーム1に接続されている。
【0010】図2(A)は、本発明の他の一実施例の縦
断面の一部分図、図2(B)は、その上面の一部分図で
ある。LSIチップ5のボンディングパッド7と接続さ
れているインナーリードA3、インナーリードB4がリ
ード支持板19を挟むようにして接着され、リードとし
て形成されている。リード支持板19と上下のインナー
リードA3,B4は、絶縁フィルム8を介して接着され
ている。ここにインナーリードAとBとはそれぞれ支持
板9の上と下のLSIチップの接続するリードを示す。
断面の一部分図、図2(B)は、その上面の一部分図で
ある。LSIチップ5のボンディングパッド7と接続さ
れているインナーリードA3、インナーリードB4がリ
ード支持板19を挟むようにして接着され、リードとし
て形成されている。リード支持板19と上下のインナー
リードA3,B4は、絶縁フィルム8を介して接着され
ている。ここにインナーリードAとBとはそれぞれ支持
板9の上と下のLSIチップの接続するリードを示す。
【0011】図2(A),(B)は、LSIチップの表
面同士が向き合うように接地用の支持板9を介して接着
し、LSIの表面はラバー10により保護されている。
面同士が向き合うように接地用の支持板9を介して接着
し、LSIの表面はラバー10により保護されている。
【0012】次に図3(C),(D)はそれぞれ本発明
の他の一実施例の縦断面図と平面図である。図3
(C),(D)は、リード(インナーリードA)3、リ
ード(インナーリードB)4を図2(A),(B)の上
下に対し、支持板9を挟んで両側面に接着した場合の一
実施例である。
の他の一実施例の縦断面図と平面図である。図3
(C),(D)は、リード(インナーリードA)3、リ
ード(インナーリードB)4を図2(A),(B)の上
下に対し、支持板9を挟んで両側面に接着した場合の一
実施例である。
【0013】図4(A),(B)は本発明の他の一実施
例の縦断面の一部分図とその上面の一部分図である。そ
して図4(A),(B)は、LSIチップ5の裏面同士
を支持板9を介して接着すると同時に、図2,3と同様
にインナーリードA3、インナーリードB4も支持板9
を挟むようにして接着し、リードを形成する。
例の縦断面の一部分図とその上面の一部分図である。そ
して図4(A),(B)は、LSIチップ5の裏面同士
を支持板9を介して接着すると同時に、図2,3と同様
にインナーリードA3、インナーリードB4も支持板9
を挟むようにして接着し、リードを形成する。
【0014】図5(A),(B)は本発明の他の一実施
例の縦断面の一部分図とその上面の一部分図である。ま
た図5(C),(D)も本発明の他の一実施例の縦断面
の一部分図とその上面の一部分図である。そして図5
(A),(B)はLSIチップの裏面同士、図5
(C),(D)はLSIチップの表面同士を支持板9に
接着した場合の実施例である。
例の縦断面の一部分図とその上面の一部分図である。ま
た図5(C),(D)も本発明の他の一実施例の縦断面
の一部分図とその上面の一部分図である。そして図5
(A),(B)はLSIチップの裏面同士、図5
(C),(D)はLSIチップの表面同士を支持板9に
接着した場合の実施例である。
【0015】そして図5(A),(B),(C),
(D)はLISチップ5のボンディングパッド7から出
るリード(インナーリードA,B)3,4を上、下のL
SIチップ5から交互にリードとして引き出したときの
構成を示す。
(D)はLISチップ5のボンディングパッド7から出
るリード(インナーリードA,B)3,4を上、下のL
SIチップ5から交互にリードとして引き出したときの
構成を示す。
【0016】また、図5(E)は、図5(C)の拡大部
分図である。この図では、接地するための一実施例とし
て示してある。ボンディングパッド7を介してLSIチ
ップ5に接続されているリード3(インナーリードA)
があり、ボンディングパッド7と反対側に接地用パッド
11を介して支持板が接続されている。このリードを接
地すれば支持板も接地されることになる。
分図である。この図では、接地するための一実施例とし
て示してある。ボンディングパッド7を介してLSIチ
ップ5に接続されているリード3(インナーリードA)
があり、ボンディングパッド7と反対側に接地用パッド
11を介して支持板が接続されている。このリードを接
地すれば支持板も接地されることになる。
【0017】
【発明の効果】以上説明したように本発明は、支持板を
挟むようにLSIチップを実装することで従来の集積度
を飛躍的に向上させることが可能となった。
挟むようにLSIチップを実装することで従来の集積度
を飛躍的に向上させることが可能となった。
【0018】また、支持板を接地してLSIチップや外
部リー度で支持板を挟むように実装することで、ノイズ
の低減を図ることができ、2チップ分の外部リードを支
持板(接地板)を挟むことで1本にできるため、高密度
な実装ができるという効果がある。
部リー度で支持板を挟むように実装することで、ノイズ
の低減を図ることができ、2チップ分の外部リードを支
持板(接地板)を挟むことで1本にできるため、高密度
な実装ができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の縦断面図(A)と上面図
(B)である。
(B)である。
【図2】本発明の一実施例の部分縦断面図(A)と部分
上面図(B)である。
上面図(B)である。
【図3】本発明の一実施例の縦断面図(C)と上面図
(D)である。
(D)である。
【図4】本発明の一実施例の部分縦断面図(A)と部分
上面図(B)である。
上面図(B)である。
【図5】本発明の一実施例の部分縦断面図(A)と部分
上面図(B)及び他の一実施例の部分縦断面図(C)と
部分上面図(D)であり、また(E)は(C)の部分縦
断面図の拡大図である。
上面図(B)及び他の一実施例の部分縦断面図(C)と
部分上面図(D)であり、また(E)は(C)の部分縦
断面図の拡大図である。
1 リードフレーム 2 ボンディングワイヤ 3 リード(インナーリードA) 4 リード(インナーリードB) 5 LSIチップ 6 LSIパッケージ 7 ボンディングパッド 8 絶縁フィルム 9 支持板 10 ラバー 11 接地用パッド 19 リード支持板
Claims (6)
- 【請求項1】 複数のLSIチップを支持板を挟む形で
実装することを特徴とする集積回路装置。 - 【請求項2】 請求項1に示した集積回路装置におい
て、支持板の両側にLSIチップの裏面同士または表面
同士を接着したことを特徴とする集積回路装置。 - 【請求項3】 請求項1に示した集積回路装置におい
て、LSIチップのインナーリードが、リードフレーム
としての作用を有することを特徴とする集積回路装置。 - 【請求項4】 請求項1に示した集積回路装置におい
て、支持板を接地可能とすることを特徴とする集積回路
装置。 - 【請求項5】 請求項4に示した集積回路装置におい
て、リードを上下のLSIチップから支持板を挟む形で
各々ストレートに引き出すことを特徴とする集積回路装
置。 - 【請求項6】 請求項2,3に示した集積回路装置にお
いて、リードとして上下LSIチップからボンディング
ワイヤまたは、リードを交互に引き出したことを特徴と
する集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29730491A JPH05136323A (ja) | 1991-11-13 | 1991-11-13 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29730491A JPH05136323A (ja) | 1991-11-13 | 1991-11-13 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05136323A true JPH05136323A (ja) | 1993-06-01 |
Family
ID=17844782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29730491A Pending JPH05136323A (ja) | 1991-11-13 | 1991-11-13 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05136323A (ja) |
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0694968A2 (en) | 1994-07-26 | 1996-01-31 | Nec Corporation | Multi-chip module semiconductor device |
EP0774162A4 (en) * | 1994-06-28 | 1997-07-30 | Intel Corp | MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES |
US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
US6642610B2 (en) | 1999-12-20 | 2003-11-04 | Amkor Technology, Inc. | Wire bonding method and semiconductor package manufactured using the same |
US6683795B1 (en) | 2002-04-10 | 2004-01-27 | Amkor Technology, Inc. | Shield cap and semiconductor package including shield cap |
US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
US6747352B1 (en) | 2002-08-19 | 2004-06-08 | Amkor Technology, Inc. | Integrated circuit having multiple power/ground connections to a single external terminal |
US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
US6798049B1 (en) | 1999-08-24 | 2004-09-28 | Amkor Technology Inc. | Semiconductor package and method for fabricating the same |
US6879047B1 (en) | 2003-02-19 | 2005-04-12 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
US6946323B1 (en) | 2001-11-02 | 2005-09-20 | Amkor Technology, Inc. | Semiconductor package having one or more die stacked on a prepackaged device and method therefor |
US6967124B1 (en) | 2001-06-19 | 2005-11-22 | Amkor Technology, Inc. | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate |
US6995448B2 (en) | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
US7042072B1 (en) | 2002-08-02 | 2006-05-09 | Amkor Technology, Inc. | Semiconductor package and method of manufacturing the same which reduces warpage |
US7154171B1 (en) | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
US7485490B2 (en) | 2001-03-09 | 2009-02-03 | Amkor Technology, Inc. | Method of forming a stacked semiconductor package |
US8322030B1 (en) | 2002-05-01 | 2012-12-04 | Amkor Technology, Inc. | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
US8890337B1 (en) | 2011-09-20 | 2014-11-18 | Amkor Technology, Inc. | Column and stacking balls package fabrication method and structure |
US8890329B2 (en) | 2011-04-26 | 2014-11-18 | Amkor Technology, Inc. | Semiconductor device |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US8941250B1 (en) | 2011-09-15 | 2015-01-27 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
US9012789B1 (en) | 2009-06-12 | 2015-04-21 | Amkor Technology, Inc. | Stackable via package and method |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US9177932B1 (en) | 2010-12-03 | 2015-11-03 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US9391043B2 (en) | 2012-11-20 | 2016-07-12 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9496210B1 (en) | 2010-11-01 | 2016-11-15 | Amkor Technology, Inc. | Stackable package and method |
US9543242B1 (en) | 2013-01-29 | 2017-01-10 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US9704842B2 (en) | 2013-11-04 | 2017-07-11 | Amkor Technology, Inc. | Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US9768124B2 (en) | 2007-02-21 | 2017-09-19 | Amkor Technology, Inc. | Semiconductor package in package |
US9812386B1 (en) | 2002-05-01 | 2017-11-07 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10257942B1 (en) | 2009-08-06 | 2019-04-09 | Amkor Technology, Inc. | Stackable variable height via package and method |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
-
1991
- 1991-11-13 JP JP29730491A patent/JPH05136323A/ja active Pending
Cited By (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0774162A4 (en) * | 1994-06-28 | 1997-07-30 | Intel Corp | MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES |
EP0694968A2 (en) | 1994-07-26 | 1996-01-31 | Nec Corporation | Multi-chip module semiconductor device |
US6798049B1 (en) | 1999-08-24 | 2004-09-28 | Amkor Technology Inc. | Semiconductor package and method for fabricating the same |
US6642610B2 (en) | 1999-12-20 | 2003-11-04 | Amkor Technology, Inc. | Wire bonding method and semiconductor package manufactured using the same |
US6803254B2 (en) | 1999-12-20 | 2004-10-12 | Amkor Technology, Inc. | Wire bonding method for a semiconductor package |
US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
US7253026B2 (en) | 2001-03-05 | 2007-08-07 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
US7485490B2 (en) | 2001-03-09 | 2009-02-03 | Amkor Technology, Inc. | Method of forming a stacked semiconductor package |
US6995448B2 (en) | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
US6967124B1 (en) | 2001-06-19 | 2005-11-22 | Amkor Technology, Inc. | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate |
US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
US6946323B1 (en) | 2001-11-02 | 2005-09-20 | Amkor Technology, Inc. | Semiconductor package having one or more die stacked on a prepackaged device and method therefor |
US6919631B1 (en) | 2001-12-07 | 2005-07-19 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
US7154171B1 (en) | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
US6683795B1 (en) | 2002-04-10 | 2004-01-27 | Amkor Technology, Inc. | Shield cap and semiconductor package including shield cap |
US10461006B1 (en) | 2002-05-01 | 2019-10-29 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US9812386B1 (en) | 2002-05-01 | 2017-11-07 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US8322030B1 (en) | 2002-05-01 | 2012-12-04 | Amkor Technology, Inc. | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns |
US7042072B1 (en) | 2002-08-02 | 2006-05-09 | Amkor Technology, Inc. | Semiconductor package and method of manufacturing the same which reduces warpage |
US6747352B1 (en) | 2002-08-19 | 2004-06-08 | Amkor Technology, Inc. | Integrated circuit having multiple power/ground connections to a single external terminal |
US6879047B1 (en) | 2003-02-19 | 2005-04-12 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
US11094560B1 (en) | 2004-03-23 | 2021-08-17 | Amkor Technology Singapore Holding Pte. Ltd. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11848214B2 (en) | 2006-08-01 | 2023-12-19 | Amkor Technology Singapore Holding Pte. Ltd. | Encapsulated semiconductor package |
US9768124B2 (en) | 2007-02-21 | 2017-09-19 | Amkor Technology, Inc. | Semiconductor package in package |
US9462704B1 (en) | 2009-01-09 | 2016-10-04 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
US11089685B2 (en) | 2009-06-12 | 2021-08-10 | Amkor Technology Singapore Holding Pte. Ltd. | Stackable via package and method |
US10548221B1 (en) | 2009-06-12 | 2020-01-28 | Amkor Technology, Inc. | Stackable via package and method |
US9012789B1 (en) | 2009-06-12 | 2015-04-21 | Amkor Technology, Inc. | Stackable via package and method |
US10206285B1 (en) | 2009-06-12 | 2019-02-12 | Amkor Technology, Inc. | Stackable via package and method |
US10034372B1 (en) | 2009-06-12 | 2018-07-24 | Amkor Technology, Inc. | Stackable via package and method |
US11700692B2 (en) | 2009-06-12 | 2023-07-11 | Amkor Technology Singapore Holding Pte. Ltd. | Stackable via package and method |
US9730327B1 (en) | 2009-06-12 | 2017-08-08 | Amkor Technology, Inc. | Stackable via package and method |
US10257942B1 (en) | 2009-08-06 | 2019-04-09 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US10546833B2 (en) | 2009-12-07 | 2020-01-28 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US9496210B1 (en) | 2010-11-01 | 2016-11-15 | Amkor Technology, Inc. | Stackable package and method |
US12009343B1 (en) | 2010-11-01 | 2024-06-11 | Amkor Technology Singapore Holding Pte. Ltd. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US10903181B2 (en) | 2010-11-04 | 2021-01-26 | Amkor Technology Singapore Holding Pte. Ltd. | Wafer level fan out semiconductor device and manufacturing method thereof |
US11855023B2 (en) | 2010-11-04 | 2023-12-26 | Amkor Technology Singapore Holding Pte. Ltd. | Wafer level fan out semiconductor device and manufacturing method thereof |
US9177932B1 (en) | 2010-12-03 | 2015-11-03 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US11488892B2 (en) | 2011-02-18 | 2022-11-01 | Amkor Technology Singapore Holding Pte. Ltd. | Methods and structures for increasing the allowable die size in TMV packages |
US10347562B1 (en) | 2011-02-18 | 2019-07-09 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
US8890329B2 (en) | 2011-04-26 | 2014-11-18 | Amkor Technology, Inc. | Semiconductor device |
US8941250B1 (en) | 2011-09-15 | 2015-01-27 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8890337B1 (en) | 2011-09-20 | 2014-11-18 | Amkor Technology, Inc. | Column and stacking balls package fabrication method and structure |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US9391043B2 (en) | 2012-11-20 | 2016-07-12 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10679952B2 (en) | 2012-11-20 | 2020-06-09 | Amkor Technology, Inc. | Semiconductor device having an encapsulated front side and interposer and manufacturing method thereof |
US9728514B2 (en) | 2012-11-20 | 2017-08-08 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US11527496B2 (en) | 2012-11-20 | 2022-12-13 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device comprising semiconductor die and interposer and manufacturing method thereof |
US9543242B1 (en) | 2013-01-29 | 2017-01-10 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9852976B2 (en) | 2013-01-29 | 2017-12-26 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9704842B2 (en) | 2013-11-04 | 2017-07-11 | Amkor Technology, Inc. | Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package |
US10943858B2 (en) | 2013-11-19 | 2021-03-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package and fabricating method thereof |
US10192816B2 (en) | 2013-11-19 | 2019-01-29 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US11652038B2 (en) | 2013-11-19 | 2023-05-16 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package with front side and back side redistribution structures and fabricating method thereof |
US10784422B2 (en) | 2016-09-06 | 2020-09-22 | Amkor Technology, Inc. | Semiconductor device with optically-transmissive layer and manufacturing method thereof |
US11437552B2 (en) | 2016-09-06 | 2022-09-06 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with transmissive layer and manufacturing method thereof |
US10490716B2 (en) | 2016-09-06 | 2019-11-26 | Amkor Technology, Inc. | Semiconductor device with optically-transmissive layer and manufacturing method thereof |
US11942581B2 (en) | 2016-09-06 | 2024-03-26 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with transmissive layer and manufacturing method thereof |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05136323A (ja) | 集積回路装置 | |
US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
US5648679A (en) | Tape ball lead integrated circuit package | |
JPH06151685A (ja) | Mcp半導体装置 | |
US20040183180A1 (en) | Multi-chips stacked package | |
JPH1092972A (ja) | 集積回路用パッケージ | |
JPH06283567A (ja) | リードフレームをリードオンチップ式内部リードボンディングする方法及び装置 | |
JPH04188759A (ja) | 半導体集積回路装置 | |
JPH05121632A (ja) | 半導体装置 | |
JP2606631B2 (ja) | マスタースライス型半導体集積回路装置 | |
JPH0521698A (ja) | 半導体装置 | |
JP2001007280A (ja) | 半導体装置およびその実装構造 | |
JPH0461152A (ja) | 半導体装置 | |
JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
JP3016049B2 (ja) | 半導体装置 | |
JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
JP2522182B2 (ja) | 半導体装置 | |
JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
JPH0521694A (ja) | 半導体装置 | |
JPH07221211A (ja) | 半導体装置 | |
JPH04219966A (ja) | 半導体素子 | |
JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
JP2963952B2 (ja) | 半導体装置 | |
JPH1140721A (ja) | リードフレーム、半導体装置およびそれらの製造方法 | |
JPH05226404A (ja) | 半導体装置 |