JPH05121632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05121632A
JPH05121632A JP3279427A JP27942791A JPH05121632A JP H05121632 A JPH05121632 A JP H05121632A JP 3279427 A JP3279427 A JP 3279427A JP 27942791 A JP27942791 A JP 27942791A JP H05121632 A JPH05121632 A JP H05121632A
Authority
JP
Japan
Prior art keywords
leads
lead
chip
signal
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3279427A
Other languages
English (en)
Inventor
Masao Ika
正雄 射鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3279427A priority Critical patent/JPH05121632A/ja
Publication of JPH05121632A publication Critical patent/JPH05121632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【目的】信号リード間のクロストークによるノイズを低
減するリードフレーム。 【構成】リードフレーム１の信号用リード３の間に接地
電位となるチップ上のパッドから金属板５を通して接地
されている接地リード６を挿入することにより、信号リ
ード間のクロストークを低減させることが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関わり、特
にリードフレームに関わる。
【０００２】
【従来の技術】近年、ＩＣのパッケージは製造費の安い
プラスティックパッケージが主流となっている。なかで
も、クワッドフラットパッケージ（以下ＱＦＰと略す）
はＩＣの高密度実装にともない表面実装可能であると、
多ピン化が可能なことにより特に入出力の多いＩＣでは
全パッケージの中で大きな部分を占めるようになってい
る。
【０００３】このＱＦＰの構造は、図３（ａ）、（ｂ）
に示すようなリードフレームと呼ばれる金属板のアイラ
ンド２上にＩＣチップ７を乗せ外側のリード３とチップ
周辺にある信号取り出し口（パッド８）をワイヤー９で
接続し（ワイヤーボンディング）、全体を封止樹脂１３
でおおう構造である。
【０００４】また近年では、回路の高速化、入出力回路
数の増大によるパッケージ内配線の微細化等にともな
い、高速で信号が論理回路でいうハイレベルからロウレ
ベルへもしくはロウレベルからハイレベルへ切り替わる
とかに該信号線近辺の信号線にノイズが乗り、誤動作を
起こしてしまうクロストークと呼ばれる現象が無視でき
ないようになってきている。対策としては信号線間に接
地電位の線を存在させるとスロストークによるノイズが
低減できる事が知られている。
【０００５】
【発明が解決しようとする課題】上述した従来のリード
フレームでは信号用リード間に何も存在しないため、信
号線間のクロストークによるノイズが問題となる領域で
は実用不可となる欠点がある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は信
号を伝達するリードを接地電位であるリードで囲む構造
をもつリードフレームを使用することを特徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
【０００８】図１は本発明の一実施例の平面図である。
図１に於てリードフレームはチップを乗せるアイランド
２及び信号、電源電圧を外部へ引き出すリード３、アイ
ランドを支えるリード４、アイランドとリードの間にボ
ンディング可能で、リード４と接続した金属板５、及び
金属板５と電気的に接続され、各リード３をはさむよう
に配置された接地リード６から構成されている。ここに
ＩＣチップ７を搭載し、チップの周辺にあるパッド８と
金属ワイヤー９にて接続する。このときチップ上の接地
電位となるパッド８ａと金属板５を金属ワイヤーにて接
続し、更に金属板５と接地電位となるリード３ａを金属
ワイヤーにて接続することにより、金属板５及び接地リ
ード６は接地電位となり、各リード間におけるクロスト
ークを低減することが可能となる。
【０００９】図２（ａ）、（ｂ）は本発明の第２の実施
例である。図２（ａ）は第２の実施例を上方からみた
図、図２（ｂ）はその側面図である。最近ではＩＣの多
ピン化が進み、小さいチップで多くの信号を入出力を可
能とするリードフレームが製造されているが、リード間
のピッチが非常に狭くなりリード間に接地リードを挿入
できないことがある。この場合、信号リードを例えば、
ポリイミドテープのような絶縁材料１２をはさみ、上下
から接地電位に接続されているリードフレーム１０、１
１ではさむことにより各リード間におけるクロストーク
を軽減することが可能となる。このときリードフレーム
１０、１１は金属板５を通してチップ上の接地電位に電
気的に接続され、また、外部の接地電位とも電気的に接
続される。
【００１０】
【発明の効果】以上説明したように本発明は、リードフ
レームにおいて信号線となるリードを接地電位であるリ
ードてはさむことにより各リード間でなクロストークに
よるノイズを軽減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す平面図。
【図２】本発明の第２の実施例を示す図。
【図３】従来のリードフレームの構造図。
【符号の説明】
１ リードフレーム ２ アイランド ３ 電源及び信号リード ４ アイランドを支えるリード ５ 金属板 ６ 接地リード ７ ＩＣチップ ８ パッド ９ 金属ワイヤー １０，１１ 接地リードフレーム １２ 絶縁材料 １３ 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランド上にＩＣチ
    ップを搭載し、前記アイランドの周辺に設けた信号リー
    ドと前記ＩＣチップとを電気的に接続し、全体を樹脂で
    封止した半導体装置において、接地電位となるリードで
    前記信号リードを囲んであるリードフレームを用いたこ
    とを特徴とする半導体装置。
JP3279427A 1991-10-25 1991-10-25 半導体装置 Pending JPH05121632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3279427A JPH05121632A (ja) 1991-10-25 1991-10-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279427A JPH05121632A (ja) 1991-10-25 1991-10-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH05121632A true JPH05121632A (ja) 1993-05-18

Family

ID=17610927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279427A Pending JPH05121632A (ja) 1991-10-25 1991-10-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH05121632A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764115A1 (fr) * 1997-06-02 1998-12-04 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
FR2764114A1 (fr) * 1997-06-02 1998-12-04 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
KR100262180B1 (ko) * 1996-06-28 2000-07-15 고토 하지메 수지밀봉형반도체장치및그의제조방법
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
DE10124970A1 (de) * 2001-05-21 2002-11-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung
JP2014036100A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262180B1 (ko) * 1996-06-28 2000-07-15 고토 하지메 수지밀봉형반도체장치및그의제조방법
FR2764115A1 (fr) * 1997-06-02 1998-12-04 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
FR2764114A1 (fr) * 1997-06-02 1998-12-04 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
EP0883181A1 (fr) * 1997-06-02 1998-12-09 STMicroelectronics S.A. Dispositif semi-conducteur et procédé de connexion des fils internes de masse d'un tel dispositif
EP0883177A1 (fr) * 1997-06-02 1998-12-09 STMicroelectronics S.A. Dispositif semi-conducteur muni d'un dissipateur thermique.
US6064115A (en) * 1997-06-02 2000-05-16 Sgs-Thomson Microelectronics S.A. Semiconductor device provided with a heat sink
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
DE10124970A1 (de) * 2001-05-21 2002-11-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung
US6774479B2 (en) 2001-05-21 2004-08-10 Infineon Technologies Ag Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
DE10124970B4 (de) * 2001-05-21 2007-02-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
JP2014036100A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール

Similar Documents

Publication Publication Date Title
US5352632A (en) Multichip packaged semiconductor device and method for manufacturing the same
US6159764A (en) Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US4989068A (en) Semiconductor device and method of manufacturing the same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6933610B2 (en) Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby
US6667560B2 (en) Board on chip ball grid array
JPH05136323A (ja) 集積回路装置
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
JP2001156251A (ja) 半導体装置
JPH05121632A (ja) 半導体装置
JPH04129250A (ja) 薄型混成集積回路基板
JPS63136657A (ja) 両面実装電子回路ユニツト
JPH0382066A (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
EP0486027B1 (en) Resin sealed semiconductor device
JPH03163858A (ja) 樹脂封止型半導体装置
JP2001085604A (ja) 半導体装置
JP2646988B2 (ja) 樹脂封止型半導体装置
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
JPH04127563A (ja) 半導体装置用パッケージ
JP2000269376A (ja) 半導体装置
JPH0645514A (ja) 混成集積回路
KR200161172Y1 (ko) 반도체 칩
JP2949951B2 (ja) 半導体装置
KR960004090B1 (ko) 반도체 패키지