JPH04188759A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04188759A
JPH04188759A JP31965590A JP31965590A JPH04188759A JP H04188759 A JPH04188759 A JP H04188759A JP 31965590 A JP31965590 A JP 31965590A JP 31965590 A JP31965590 A JP 31965590A JP H04188759 A JPH04188759 A JP H04188759A
Authority
JP
Japan
Prior art keywords
chip
capacitance
semiconductor integrated
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31965590A
Other languages
English (en)
Inventor
Masanori Tachibana
橘　正経
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31965590A priority Critical patent/JPH04188759A/ja
Publication of JPH04188759A publication Critical patent/JPH04188759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、　ＩＣより漏出する不安輻射を減少させ、
かつ外来ｎ音成分を除去するようにした半導体集積回路
に関するものである。
［従来の技術］ 第３図は、従来の半導体集積回路を示す回路図である。
図におイテ、（８）：、ｔ　ｉ　Ｃ１（９）、（］　Ｏ
）　１．を外付けのバイパスコンデンサ、（］１）は電
源である。
次に動作について説明する。このように構成された半導
体集積回路においては、電源（１１）を針山して侵入し
てくる外部雑音成分は、バイパスコンデンサ（９）、（
１０）を通して接地され、除去される。
これによって、　Ｉ　Ｃ＋８）には到達しないようにさ
れている。
［発明が解決しようとする３朋］ 従来の半導体集積回路は以上のように構成されているの
で、バイパスコンデンサがＩＣの外部にある。このため
相互間の配線のインダクタンス成分などにより、　ＩＣ
の内部で発生するＩｆｆ成分の不要輻射が発生するなど
の問題点があった。また。
大きな容量が要求されるため、外付は８悩は大きな空間
を占有し、立体的な実装密度が高められないなどの問題
点があった。
この発明は上記のような問題点を解決するためになされ
たもので、　ＩＣから発生する不要輻射を抑制し、さら
に外付は部品点数を削減し、実装密度を向上することの
できる主導体集積回路を得ることを目的とする。
［１１題を解決するための手段］ この発明に係る半導体集積回路は、　ＩＣのチップと、
前記チップに接続された多層構造のリードフレームと、
−１間に形成された！！！縁体とを備えたものである。
［作用］ この発明における半導体集積回路は、多層構造のリード
フレームと、層間絶縁体とで容ｌが形成される。ＩＣの
チップのＧＮＤと接続されているリードフレームのダイ
パッド部を接地、層間絶縁体を介した他方のダイパッド
を電源に接続すれば、バイパスコンデンサとして機能し
、外部雑音成分が除去され、しかも配線によるインダク
タンス成分がないので、　ＩＣからの不要輻射を阻止す
る。
［実施例］ 第１図は、この発明の一実施例を示す構成図である。図
において（１）はＩＣのチップ、（２）はチップ（１）
の裏面と接触しており外部の接地回路に接続される第１
のダイパッド、（３）は外部のＳａ回路に接続される第
２のダイパッド、（４）はダイパッド（２）および（３
）の間に形成された１層の絶縁体、（５ａ）、（５ｂ）
、（５Ｃ）、（５ｄ）はチップ（１）内の回路とダイパ
ッド（２）、（３）と接続するワイヤである。
次に動作について説明する。このように１成されたゴＣ
において、チップ（１）の回路のＧＮＤとダイパッド（
２）とをワイヤ（５ａ）、（５ｄ）で接続する。また、
チップ（１）の回路のＶ　ＣＣ側とダイパッド（３）と
接続する。一方、　リードフレーム（２）、（３）およ
び絶縁体（４）とで容量が形成される。従って、チップ
（１）のＶＣＣとＧＮＤの間にバイパスコンデンサとし
ての容量を最短距離で付加することが可能となる。さら
に、チップと容量とが短距離で配線できるので、配線の
インダクタンス成分や浮遊容置を抑えることができ、Ｉ
Ｃより発生する雑′ｇ成分の不要輻射を防ぐことができ
る。
なお、上記実施例では、リードフレームおよび絶縁体で
形成された容量をバイパスコンデンサとして用いたもの
を示したが、ダイパッドのみならずリード上で容量を形
成してもよい。第２図は、リード上で形成した容量を用
いた実施例を示す構成図である。図において（１）：ま
半導体集積回路のチップ、（６）はチップ（１）内の回
路に接続するリード、（７）はＩＣの外部の装置と接続
するリード、（４）はリード（６）および（７）の間に
形成された薄層の絶縁体、（５ｅ）はチップ（１）とリ
ード（６）とを接続するワイヤである。
このように接続されたＩＣにおいて、例えばリード（６
）をチップ（１）の入力回路と接続すれば、結合コンデ
ンサとして機能させることもできる。
［発明の効果］ 以上のようにこの発明によれば、多Ｎ構造のリードフレ
ームと眉間の絶縁体とで容；を形成したので、配線のイ
ンダクタンス成分や浮遊８雇によるＩＣ内部の雑音成分
の不要輻射を抑える効果がある。また、　ＩＣのパッケ
ージ内に客層を形成することができるので、実装密度を
向上させることも可能である。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体集積回路装置
の構成図、第２図はこの発明の他の実施例による半導体
集積回路装置の構成図、第３図は従来の半導体集積回路
装置の回路図である。 図において、（１）はＩＣ’のチップ、（２）、（３）
はダイパッド、（４）は薄層の絶縁体、（６）、（７）
：まリード、（８）はＩＣ１（９）、（１０）はコンデ
ンサである。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路装置において、ＩＣのチップと、前記チ
    ップに接続された多層構造からなるリードフレームと、
    層間に形成された絶縁体とを備えたことを特徴とする半
    導体集積回路装置。
JP31965590A 1990-11-21 1990-11-21 半導体集積回路装置 Pending JPH04188759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31965590A JPH04188759A (ja) 1990-11-21 1990-11-21 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31965590A JPH04188759A (ja) 1990-11-21 1990-11-21 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH04188759A true JPH04188759A (ja) 1992-07-07

Family

ID=18112726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31965590A Pending JPH04188759A (ja) 1990-11-21 1990-11-21 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH04188759A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206373A (ja) * 1992-01-28 1993-08-13 Nec Kyushu Ltd 半導体集積回路装置
JPH0846076A (ja) * 1994-06-09 1996-02-16 Samsung Electron Co Ltd 半導体パッケージのパッキング構造
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5965936A (en) * 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6472737B1 (en) 1998-01-20 2002-10-29 Micron Technology, Inc. Lead frame decoupling capacitor, semiconductor device packages including the same and methods
JP2013197517A (ja) * 2012-03-22 2013-09-30 Seiko Instruments Inc 半導体装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206373A (ja) * 1992-01-28 1993-08-13 Nec Kyushu Ltd 半導体集積回路装置
JPH0846076A (ja) * 1994-06-09 1996-02-16 Samsung Electron Co Ltd 半導体パッケージのパッキング構造
US6307255B1 (en) 1994-11-10 2001-10-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5734198A (en) * 1994-11-10 1998-03-31 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100253028B1 (ko) * 1994-11-10 2000-04-15 로데릭 더블류 루이스 반도체장치용다층리드프레임
US6124630A (en) * 1994-11-10 2000-09-26 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6707136B2 (en) 1996-09-04 2004-03-16 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6515353B2 (en) 1996-09-04 2003-02-04 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6310388B1 (en) 1997-06-06 2001-10-30 Micron Technology, Inc. Semiconductor die assembly having leadframe decoupling characters
US6504236B2 (en) 1997-06-06 2003-01-07 Micron Technology, Inc. Semiconductor die assembly having leadframe decoupling characters and method
US6184574B1 (en) 1997-06-06 2001-02-06 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6781219B2 (en) 1997-06-06 2004-08-24 Micron Technology, Inc. Semiconductor die assembly having leadframe decoupling characters
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US5965936A (en) * 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6472737B1 (en) 1998-01-20 2002-10-29 Micron Technology, Inc. Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US6717257B2 (en) 1998-01-20 2004-04-06 Micron Technology, Inc. Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US7071542B2 (en) 1998-01-20 2006-07-04 Micron Technology, Inc. Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US6265764B1 (en) 1998-04-01 2001-07-24 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit lead frames
US6531765B2 (en) 1998-04-01 2003-03-11 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit lead frames and method
US6396134B2 (en) 1998-04-01 2002-05-28 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit lead frames
US6730994B2 (en) 1998-04-01 2004-05-04 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit lead frames and methods
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP2013197517A (ja) * 2012-03-22 2013-09-30 Seiko Instruments Inc 半導体装置

Similar Documents

Publication Publication Date Title
JPH05136323A (ja) 集積回路装置
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
JPH04188759A (ja) 半導体集積回路装置
JPH09508761A (ja) 電子構成要素のパッケージ化のための多層モジュール
JPH1084074A (ja) 半導体パッケージ
JP3514221B2 (ja) プリント配線基板
JPS6077436A (ja) 半導体集積回路
JP3233196B2 (ja) 半導体デバイスパッケージングシステム
JPH04162657A (ja) 半導体装置用リードフレーム
JPS58222546A (ja) 半導体装置
JPS5814544A (ja) モノリシツク集積回路容器
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPS63136657A (ja) 両面実装電子回路ユニツト
JPS5821848A (ja) 集積回路装置用容器
JP3075858B2 (ja) 半導体集積回路装置
JPH06112406A (ja) 半導体集積回路
JPH0348449A (ja) ｉｃパツケージ
JP2003168761A (ja) 半導体装置
JPH09223758A (ja) 半導体装置
JP3330694B2 (ja) 半導体装置
JPH0691179B2 (ja) 半導体集積回路装置
JPS63228648A (ja) Ｉｃパツケ−ジ
JPH0478172B2 (ja)
JPS63300542A (ja) 半導体集積回路装置
JPH05167000A (ja) 半導体装置用パッケージのリード配線