JPS5821848A - 集積回路装置用容器 - Google Patents
集積回路装置用容器Info
- Publication number
- JPS5821848A JPS5821848A JP12113381A JP12113381A JPS5821848A JP S5821848 A JPS5821848 A JP S5821848A JP 12113381 A JP12113381 A JP 12113381A JP 12113381 A JP12113381 A JP 12113381A JP S5821848 A JPS5821848 A JP S5821848A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- container
- chip
- integrated circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路チップを搭載する容器（以下ＩＣ容
器と記す）の構造に係り、特に集積回路装置用容器の配
線用金属の構造に関するものである。
器と記す）の構造に係り、特に集積回路装置用容器の配
線用金属の構造に関するものである。
近年、ＩＣ，ＬＳＩの発展は目覚ましいものがあり、急
速に高密度、高速化が進められ、より集積度を上げる為
、素子は微細化され、より高速化の為の種々の工夫が施
されている。しかしながらこれらの素子は、チップ内部
の電源ノイズや配線間のクロストーク等に敏感に反応す
る様になり、誤動作や発振が起こり易すくなっているの
も事実である。特に多数の出力を有する集積回路デバイ
ス例えばＣＰ Ｕ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｏｒ Ｕｎｉｔ）。
速に高密度、高速化が進められ、より集積度を上げる為
、素子は微細化され、より高速化の為の種々の工夫が施
されている。しかしながらこれらの素子は、チップ内部
の電源ノイズや配線間のクロストーク等に敏感に反応す
る様になり、誤動作や発振が起こり易すくなっているの
も事実である。特に多数の出力を有する集積回路デバイ
ス例えばＣＰ Ｕ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｏｒ Ｕｎｉｔ）。
５ｔａｔｉｃ ＲＡＭ、 ＰＲＯＭ又、ゲートアレイ等
のＬｏｇｉｃ用ＩＣなどでは、出力が同時にスイッチン
グする場合負荷電流及び回路的に発生する過渡電流が流
れ、これにより誘起される電源ノイズが入力回路に伝達
され、誤動作や発振を生ずる場合がある。この現象は、
動作が高速になればなるほど顕著となる。
のＬｏｇｉｃ用ＩＣなどでは、出力が同時にスイッチン
グする場合負荷電流及び回路的に発生する過渡電流が流
れ、これにより誘起される電源ノイズが入力回路に伝達
され、誤動作や発振を生ずる場合がある。この現象は、
動作が高速になればなるほど顕著となる。
一般に高速動作における電源ノイズは、電源配線系の寄
生インダクタンスによって誘起されるものである。この
寄生インダクタンスは、チップと容器を含めた集積回路
の場合種々の要素から成り基板実装状態においては、基
板上の配線とソヶットのリード線があり集積回路自体に
おいても、ＩＣ容器の外部端子とこれに接続されるＩＣ
容器内部の配線（以下内部リードと記す）とチップを結
ぶボンディング綜より成る。この寄生的なインダクタン
スによって誘起される電源ノイズが集積回路に及ぼす悪
影響を最少限に抑える為、に、以下の様な対策が行われ
ている。すなわち、集積回路実装に於いては、多層配線
構造の基板を導入する事により電源腺を面状にしたり、
電源間にコンデンサを付加する事により、電源ノイズを
抑えている。
生インダクタンスによって誘起されるものである。この
寄生インダクタンスは、チップと容器を含めた集積回路
の場合種々の要素から成り基板実装状態においては、基
板上の配線とソヶットのリード線があり集積回路自体に
おいても、ＩＣ容器の外部端子とこれに接続されるＩＣ
容器内部の配線（以下内部リードと記す）とチップを結
ぶボンディング綜より成る。この寄生的なインダクタン
スによって誘起される電源ノイズが集積回路に及ぼす悪
影響を最少限に抑える為、に、以下の様な対策が行われ
ている。すなわち、集積回路実装に於いては、多層配線
構造の基板を導入する事により電源腺を面状にしたり、
電源間にコンデンサを付加する事により、電源ノイズを
抑えている。
しかし、内部リード線の寄生インダクタンスによる電源
ノイズを抑える効果は少ない。
ノイズを抑える効果は少ない。
本発明の目的は、寄生インダクタンスによって誘起され
る電源ノイズを外部素子を用いる事なく最少限に抑える
事のできるＩＣ容器を提供することにある。
る電源ノイズを外部素子を用いる事なく最少限に抑える
事のできるＩＣ容器を提供することにある。
本発明の特徴は、任意の本数の外部端子を有する集積回
路チップ搭載用容器に於いて、チップが固定される第１
の金属板を有し、この金属平板は外部端子に接続され、
この第１の金属平板と平行に第２の金属平板を有し、第
１及び第２の金属平板間は、誘電体で絶縁され、この第
２の金属平板が別の外部端子と接線されている集積回路
チップ搭載用容器にある。
路チップ搭載用容器に於いて、チップが固定される第１
の金属板を有し、この金属平板は外部端子に接続され、
この第１の金属平板と平行に第２の金属平板を有し、第
１及び第２の金属平板間は、誘電体で絶縁され、この第
２の金属平板が別の外部端子と接線されている集積回路
チップ搭載用容器にある。
以下、図面を参照しながら本発明の詳細な説明する。Ｉ
Ｃ容器は１６ピンデーアルライン容器を例とする。
Ｃ容器は１６ピンデーアルライン容器を例とする。
第１図、第２図は、従来のＩＣ容器の断面図と平面図で
ある。１はＩＣチップ、２はＩＣチップと容器を接着す
る為の金属板であり、これは一般に基板（サブストレー
ト）の電位をとる為に外部端子に接続されている。３は
チップと内部リードを接続するボンディングワイヤーで
あり、５−１〜５−１６は内部リード（金属）、すなわ
ち外部端子とボンディングワイヤーを接続する為の配線
である。４−１〜４−１６は外部端子である。ここでは
４−８が接地（ＧＮＤ）、４−１６が電源（Ｖｃｃ）に
接続され、電源供給用の端子となっている。バイポーラ
集積回路装置などでは一般に基板の電位は最低電位とす
るわけであるから、ＴＴＬ入力の素子では金属ｗ２と内
部リード５−８が接続され、金属板２の電位は接地電位
（ＧＮＤ）となっている。この様な構造の容器では先述
の寄生インダクタンスにより電源ノイズが誘起されやす
い。
ある。１はＩＣチップ、２はＩＣチップと容器を接着す
る為の金属板であり、これは一般に基板（サブストレー
ト）の電位をとる為に外部端子に接続されている。３は
チップと内部リードを接続するボンディングワイヤーで
あり、５−１〜５−１６は内部リード（金属）、すなわ
ち外部端子とボンディングワイヤーを接続する為の配線
である。４−１〜４−１６は外部端子である。ここでは
４−８が接地（ＧＮＤ）、４−１６が電源（Ｖｃｃ）に
接続され、電源供給用の端子となっている。バイポーラ
集積回路装置などでは一般に基板の電位は最低電位とす
るわけであるから、ＴＴＬ入力の素子では金属ｗ２と内
部リード５−８が接続され、金属板２の電位は接地電位
（ＧＮＤ）となっている。この様な構造の容器では先述
の寄生インダクタンスにより電源ノイズが誘起されやす
い。
本発明実施例では、チップ接着用の金属板と、他のもう
一枚の金属板とを用い、その間にコンデンサを形成し、
もう−板の金属を電源（Ｖｃｃ）の外部端子と接続する
事によって、ＩＣ内部に電源ノイズ抑制用コンデンサを
形成し、これによって電源ノイズを抑制させる。
一枚の金属板とを用い、その間にコンデンサを形成し、
もう−板の金属を電源（Ｖｃｃ）の外部端子と接続する
事によって、ＩＣ内部に電源ノイズ抑制用コンデンサを
形成し、これによって電源ノイズを抑制させる。
第２図に本発明の実施例の断面図を示す。６は誘電体で
、ここではチタン酸バリウム（誘電軍略１００００）で
厚さ１０μｍとする。金属板７は金属板２に平行で同一
面積（３ｍｍｘ ５ｍｎ ）の金属板であり、外部端子
４−１６ （Ｖｃｃピン）に接続されている。ここで形
成されるコンデンサの容量は次式％式％ ： Ｓ：コンデンサの面積 ｄ：２枚の金属板の間隔 このコンデンサはＶｃｃとＧ Ｎ Ｄ間に挿入され、Ｉ
Ｃチップにできるだけ近い部分に容量をつける事により
寄生インダクタンスの影響をも減少させ電源ノイズを抑
制する事が出来、誤動作や発振に強い集積回路が得られ
る。又、外部にコンデンサを必要としなくなる。
、ここではチタン酸バリウム（誘電軍略１００００）で
厚さ１０μｍとする。金属板７は金属板２に平行で同一
面積（３ｍｍｘ ５ｍｎ ）の金属板であり、外部端子
４−１６ （Ｖｃｃピン）に接続されている。ここで形
成されるコンデンサの容量は次式％式％ ： Ｓ：コンデンサの面積 ｄ：２枚の金属板の間隔 このコンデンサはＶｃｃとＧ Ｎ Ｄ間に挿入され、Ｉ
Ｃチップにできるだけ近い部分に容量をつける事により
寄生インダクタンスの影響をも減少させ電源ノイズを抑
制する事が出来、誤動作や発振に強い集積回路が得られ
る。又、外部にコンデンサを必要としなくなる。
本発明の実施例では、１６ピンデユアルライン容器に例
をとり説明してきたが、任意の端子数でも適用でき、又
フラット型容器等についても適用できる。又、電源の位
置も任意の端子に割り当ても効果は変わらず、誘電体も
チタン酸バリウムを例にとったが誘電体を用いても効果
は変わらない事はもちろんである。
をとり説明してきたが、任意の端子数でも適用でき、又
フラット型容器等についても適用できる。又、電源の位
置も任意の端子に割り当ても効果は変わらず、誘電体も
チタン酸バリウムを例にとったが誘電体を用いても効果
は変わらない事はもちろんである。
以上のとおり、本発明は寄生インダクタンス等による電
源ノイズによる集積回路の誤動作及び発振等に極めて有
効であり、ＩＣ実装基板上の素子 ６− の低減にも極めて有効でその効果は犬である。
源ノイズによる集積回路の誤動作及び発振等に極めて有
効であり、ＩＣ実装基板上の素子 ６− の低減にも極めて有効でその効果は犬である。
【図面の簡単な説明】
第１図は、従来のＩＣ容器の断面図、第２図は従来のＩ
Ｃ容器の平面図、第３図は本発明の実施例のＩＣ容器の
断面図、である。 なお図において、１・・・・・・ＩＣチップ、２・・・
・・・ＩＣチップマウント用金属板、３・・・・・・ボ
ンディングワイヤー、４−１．４−２．４−７．４−８
．４−９．４−１０゜４−１５．４−１６・・・・・・
外部端子、５．５−１．５−２゜５−７．５−８．５−
９．５−１０．５−１５．５−１６・・・・・・内部リ
ード、６・・・・・・誘電体、７・・・・・・金属板、
である。 ７− ス ／ 回 ４２′ ｍ
Ｃ容器の平面図、第３図は本発明の実施例のＩＣ容器の
断面図、である。 なお図において、１・・・・・・ＩＣチップ、２・・・
・・・ＩＣチップマウント用金属板、３・・・・・・ボ
ンディングワイヤー、４−１．４−２．４−７．４−８
．４−９．４−１０゜４−１５．４−１６・・・・・・
外部端子、５．５−１．５−２゜５−７．５−８．５−
９．５−１０．５−１５．５−１６・・・・・・内部リ
ード、６・・・・・・誘電体、７・・・・・・金属板、
である。 ７− ス ／ 回 ４２′ ｍ
Claims (1)
- 任意の本数の外部端子を有する集積回路装置用容器に於
いて、チップが固定される第１の金属板を有し、該第１
の金属板は外部端子に接続され、該第１の金属板と平行
に第２の金属板を有し、前記第１及び第２の金属板間は
誘電体で絶縁され、前記第２の金属板が別の外部端子と
接線されている事を特徴とする集積回路装置用容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12113381A JPS5821848A (ja) | 1981-07-31 | 1981-07-31 | 集積回路装置用容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12113381A JPS5821848A (ja) | 1981-07-31 | 1981-07-31 | 集積回路装置用容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821848A true JPS5821848A (ja) | 1983-02-08 |
Family
ID=14803685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12113381A Pending JPS5821848A (ja) | 1981-07-31 | 1981-07-31 | 集積回路装置用容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821848A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148148A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体装置 |
| JPS617254A (ja) * | 1984-06-20 | 1986-01-13 | Isukura Sangyo Kk | ビスインドリノンおよびそれを主成分とする制癌剤 |
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495392A (ja) * | 1972-04-28 | 1974-01-18 | ||
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
-
1981
- 1981-07-31 JP JP12113381A patent/JPS5821848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495392A (ja) * | 1972-04-28 | 1974-01-18 | ||
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148148A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体装置 |
| JPH0160941B2 (ja) * | 1984-01-13 | 1989-12-26 | Nippon Electric Co | |
| JPS617254A (ja) * | 1984-06-20 | 1986-01-13 | Isukura Sangyo Kk | ビスインドリノンおよびそれを主成分とする制癌剤 |
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
| JPH0519983B2 (ja) * | 1986-09-30 | 1993-03-18 | Intaanashonaru Bijinesu Mashiinzu Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378511B1 (ko) | 집적회로용볼그리드어레이패키지 | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US6790704B2 (en) | Method for capacitively coupling electronic devices | |
| US5834832A (en) | Packing structure of semiconductor packages | |
| US5666004A (en) | Use of tantalum oxide capacitor on ceramic co-fired technology | |
| JPH07142674A (ja) | パワ−モジュ−ル | |
| JP2002190568A (ja) | 半導体チップ，半導体チップ群及びマルチチップモジュール | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| JPH05191028A (ja) | 半導体モジュール | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JPS61117858A (ja) | 半導体装置 | |
| US4646126A (en) | Semiconductor device | |
| JPH09508761A (ja) | 電子構成要素のパッケージ化のための多層モジュール | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JPS5821848A (ja) | 集積回路装置用容器 | |
| JPH04188759A (ja) | 半導体集積回路装置 | |
| JPS5814544A (ja) | モノリシツク集積回路容器 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPH0697666A (ja) | 電子装置 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| JPH0575012A (ja) | 半導体集積装置 |