KR100189989B1 - 패드를 이용한 커패시터를 갖춘 반도체 장치 - Google Patents

Abstract

본 발명은 패드를 이용한 커패시터를 갖춘 반도체 장치에 관한 것으로, 본 발명에 따른 반도체 장치는 제1패드 및 제2패드를 포함하는 복수의 패드를 갖추고, 상기 제1패드와, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결된 도전층과, 상기 제1패드와 도전층 사이에 형성된 절연층으로 구성되는 커패시터를 갖춘다.

본 발명에 의하면, 반도체 장치에서 필요한 커패시터를 별도로 설치하지 않고도, 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 이용하여 반도체 장치에서의 잡음 발생 또는 부하 변동에 의한 갑작스런 전압 변화를 둔화시키는 등 반도체 장치의 신뢰성을 향상시킬 수 있고, 또한 상기와 같이 패드를 이용하여 형성한 커패시터를 반도체 장치 내의 회로소자에서 필요로 하는 커패시터로서 활용할 수도 있다.

Description

패드를 이용한 커패시터를 갖춘 반도체 장치

제1도는 커패시터에 대한 전압 변화의 효과를 보여주는 그래프이다.

제2도는 기존의 반도체 장치에 포함된 패드의 단면 구조의 일예를 나타낸 도면이다.

제3도는 본 발명에 따라 반도체 장치 내의 패드를 이용하여 형성된 커패시터를 갖춘 반도체 장치 구조의 제1실시예를 나타낸 도면이다.

제4도는 본 발명에 따라 반도체 장치 내의 패드를 이용하여 형성된 커패시터를 갖춘 반도체 장치 구조의 제2실시예를 나타낸 도면이다.

제5도는 본 발명에 따른 반도체 장치의 커패시터를 지연 회로소자에 접속한 예를 도시한 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 12 : 제1절연층

14 : 폴리실리콘층 16 : 제2절연층

18 : 전원 패드 20 : 접지 패드

42, 44, 46 : 절연층 52 : 게이트 전극용 폴리실리콘층

54 : 비트 라인용 폴리실리콘층 70 : 접지 패드

본 발명은 커패시터를 갖춘 반도체 장치에 관한 것으로, 특히 반도체 장치 내의 패드(pad)를 이용하여 형성한 커패시터를 갖춘 반도체장치에 관한 것이다.

반도체 장치의 정상적인 동작을 위해서는 외부로부터의 안정적인 전원 공급이 필요하다. 그러나, 주변 회로의 영향이나 의부로부터의 잡음으로 인하여 전원선에 원치 않는 잡음이 섞일 수 있고, 이는 결국 반도체 장치의 오동작을 유도하게 된다. 상기한 바와 같은 주변 회로의 영향이나 외부로부터의 잡음으로 인해 발생되는 잡음은 공급되는 전원의 전력량이 충분할 경우에는 큰 문제 없이 대처할 수 있으나, 공급 전원의 전력량이 충분하지 않은 경우에는 전원 전압 Vcc 또는 접지 전압 Vss 선에 잡음을 유도한다. 이러한 잡음 발생 현상은 갑작스런 부하의 변동에 의해서도 야기될 수 있고, 또는 이러한 부하의 변동과는 무관하게 외부적인 요인이나 주변 회로에 의해서도 발생될 수 있다.

상기한 바와 같은 이유로 인하여, 측정 보드(board)나 프로브 카드(probe card), 또는 모듈(module) 제품에 있어서는 잡음 발생 방지를 위한 커패시터를 상기 장치의 외부에서 전원 전압 Vcc 선과 접지 전압 Vss 선 사이에 별도로 연결하여 사용하고 있다. 상기와 같이 별도의 커패시터를 연결하는 가장 큰 목적은 잡음과 부하 변동에 의한 전원 전압 Vcc 선 또는 접지 전압 Vss 선의 갑작스런 전압 변화를 둔화시키기 위한것이며, 이와 같은 역할은 커패시터 고유의 성질이다.

제1도는 커패시터에 의한 전압 변화의 효과를 보여주는 그래프이다. 즉, 제1도는 전원 전압 Vcc 선과 접지 전압 Vss 선 사이에 커패시터가 있는 경우(A)와 커패시터가 없는 경우(B)의 각각에 대하여, 입력 전압 V_in에 대한 출력 전압 V_out의 변화를 나타낸 것이다. 제1도로부터 잘 알 수 있는 바와 같이, 커패시터가 있는 경우(A)에는 커패시터가 로패스필터(1ow pass filter)로서 작용하게 되어, 급작스런 전압의 변화 즉 높은 주파수를 차단하고, 따라서 다소 둔화된 출력 전압 특성을 나타낸다.

이와 같은 커패시터를 사용하지 않는 경우에는 전술한 바와 같이 잡음 및 부하 변동에 의해 반도체 장치에 불량이 많이 발생하게 된다.

본 발명의 목적은 반도체 장치에서 필요한 커패시터를 종래와 같이 별도로 설치하지 않고, 반도체 장치의 패드를 이용하여 반도체 장치의 내부에 커패시터를 형성한 반도체 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명은, 제1패드 및 제2패드를 포함하는 복수의 패드를 갖춘 반도체장치에 있어서, 상기 제1패드와, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결된 도전층과, 상기 제1패드와 도전층 사이에 형성된 절연층으로 구성되는 커패시터를 갖춘 것을 특징으로 하는 반도체 장치를 제공한다.

바람직하게는, 상기 제1패드는 전원 패드이고, 상기 제2패드는 접지 패드이다. 또한, 상기 도전층은 게이트용 폴리실리콘층, 스토리지 전극용 폴리실리콘층, 플레이트 전극용 폴리실리콘층, 비트 라인용 폴리실리콘층 또는 금속층으로 형성될 수 있다.

또한 본 발명은, 제1패드 및 제2패드를 포함하는 복수의 패드를 갖춘 반도체장치에 있어서, 상기 제1패드와, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결되는 적어도 1개의 제1도전층과, 상기 제1도전층 아래에 형성되고, 상기 제1패드에 전기적으로 연결되는 적어도 1개의 제2도전층과, 상기 제1패드, 제1도전층 및 제2도전층의 각각의 사이에 1개씩 형성되는 복수의 절연층으로 구성되는 커패시터를 갖춘 것을 특징으로 하는 반도체 장치를 제공한다.

바람직하게는, 상기 제1패드는 전원 패드이고, 상기 제2패드는 접지 패드이다. 또한, 상기 도전층은 게이트용 폴리실리콘층, 스토리지 전극용 폴리실리콘층, 플레이트 전극용 폴리실리콘층, 비트 라인용 폴리실리콘층 또는 금속층으로 형성될 수 있다.

본 발명에 의하면, 반도체 장치에서 필요한 커패시터를 별도로 설치하지 않고도, 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 이용하여 반도체 장치에서의 잡음 발생 또는 부하 변동에 의한 갑작스런 전압 변화를 둔화시키는 등 반도체 장치의 신뢰성을 향상시킬 수 있고, 또한 상기와 같이 패드를 이용하여 형성한 커패시터를 반도체 장치 내의 회로 소자에서 필요로 하는 커패시터로서 활용할 수도 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

[제1실시예]

제2도는 본 발명에 따른 커패시터를 갖춘 반도체 장치를 형성하기 위해 사용될 수 있는 기존의 반도체 장치에 포함된 패드의 단면 구조의 한가지 예를 나타낸 것이다. 제2도를 참조하면, 제조 공정중의 단차 개선과 와이어 본딩(wire bonding)시의 문제점을 개선하기 위하여 반도체 기판(10)상에 제1절연층(12)을 개재하여 플로팅된 도전층, 예를 들면 게이트 전극용 폴리실리콘층(14)이 형성되고, 그 위에 제2절연층(16)을 개재하여 금속 패드, 예를 들면 전원 패드(18)가 형성되어 있다.

제3도는 상기 제2도에 도시한 구조로부터, 본 발명에 따라 반도체 장치 내의 패드를 이용하여 형성된 커패시터를 갖춘 반도체 장치 구조의 제1실시예를 나타낸 것이다.

제3도를 참조하면, 레티클(reticle) 변경을 통하여 전원 패드(18) 하부의 게이트 전극용 폴리실리콘층(14)이 다른 패드, 예를 들면 접지 패드(20)와 연결 라인(100)을 통하여 전기적으로 연결되어 있다. 이와 같이 구성함으로써, 제3도중 C로 표시한 부분이 커패시터로서 작용하고, 이와 같이 형성된 커패시터는 전술한 바와 같이 반도체 장치에서 잡음을 제거하는 데 사용될 수 있다.

[제2실시예]

제4도는 본 발명에 따라 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 갖춘 반도체 장치 구조의 제2실시예를 나타낸 것이다.

제4도의 실시예는 반도체 기판(40)과 반도체 장치 내의 패드, 예를 들면 전원 패드(60) 사이에서 절연층(42, 44, 46)에 의해 각각 분리된 2개의 도전층, 예를 들면 게이트 전극용 폴리실리콘층(52)과 비트 라인용 폴리실리콘층(54)이 형성된 구조를 이용한 것이다. 여기서, 상기 비트라인용 폴리실리콘층(54)을 다른 패드, 예를 들면 접지 패드(70)에 연결라인(200)에 의해 전기적으로 연결시키고, 상기 게이트 전극용 폴리실리콘층(52)과 전원 패드(60)를 연결 라인(300)에 의해 전기적으로 연결시킴으로써 병렬 구조의 커패시터가 형성된다. 이와 같이 구성하는 경우에는 커패시터의 용량이 증가된다.

상기한 제2실시예에서는 전원 패드(60) 아래의 도전층으로서 게이트 전극용 폴리실리콘층(52)과 비트 라인용 폴리실리콘층(54)으로구성된 2개의 층이 형성된 경우에 대하여만 설명하였으나, 본 발명은 이에 한정되지 않고, 복수의 도전층이 형성될 수 있으며, 상기 도전층은 게이트 전극용 폴리실리콘층, 스토리지 전극용 폴리실리콘층, 플레이트 전극용 폴리실리콘층, 비트 라인용 폴리실리콘층 및 금속층으로 이루어지는 군에서 선택되는 적어도 1개의 층으로 형성될 수 있다.

또한, 상기와 같은 방법으로 형성된 본 발명에 따른 커패시터를 갖춘 반도체 장치에서, 상기 각 커패시터는 별도의 용도를 가지는 커패시터로서 서로 분리시켜서 사용하는 것이 가능하다. 즉, 본 발명에 따른 커패시터를 갖춘 반도체 장치에서, 상기 각 커패시터는 반도체 장치내에 포함된 회로 소자를 구성하는 일부로서 사용할 수 있다.

제5도는 전술한 바와 같은 원리로 형성된 본 발명에 따른 커패시터를 갖춘 반도체 장치에서, 상기 커패시터중 하나의 커패시터(82)를 인버터(84)의 출력단에 접속시킴으로써 지연 회로(80)를 구성한 예를 도시한 것이다.

이와 같이 구성하는 경우에, 반도체 장치에 포함된 지연 회로에서 그 지연 회로의 일부분을 구성하는 커패시터는 별도의 레이아웃 없이도 본 발명에 따른 반도체 장치 내의 패드를 이용하여 형성된 커패시터로 대체할 수 있다.

상기한 바와 같이, 본 발명에 의하면 반도체 장치에서 필요한 커패시터를 별도로 설치하지 않고도, 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 이용하여 반도체 장치에서의 잡음 발생 또는 부하변동에 의한 갑작스런 전압 변화를 둔화시키는 등 반도체 장치의신뢰성을 향상시킬 수 있고, 또한 상기와 같이 패드를 이용하여 형성한 커패시터를 반도체 장치 내의 회로 소자에서 필요로 하는 커패시터로서 활용할 수도 있다.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (4)

1. 제1패드 및 제2패드를 포함하는 복수의 패드를 갖춘 반도체 장치에 있어서, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결된 도전층과, 상기 제1패드와 도전층 사이에 형성된 절연층으로 구성되는 커패시터를 갖추고, 상기 도전층은 게이트용 폴리실리콘층, 스토리지 전극용 폴리실리콘층, 플레이트 전극용 폴리실리콘층 또는 비트 라인용 폴리실리콘층으로 형성된 것을 특징으로 하는 반도체 장치.
2. 제1항에 있어서, 상기 제1패드는 전원 패드이고, 상기 제2패드는 접지 패드인 것을 특징으로 하는 커패시터를 갖춘 반도체 장치.
3. 제1패드 및 제2패드를 포함하는 복수의 패드를 갖춘 반도체 장치에 있어서, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결되는 적어도 1개의 제1도전층과, 상기 제1도전층 아래에 형성되고, 상기 제1패드에 전기적으로 연결되는 적어도 1개의 제2도전층과, 상기 제1패드, 제1도전층 및 제2도전층의 각각의 사이에 1개씩 형성되는 복수의 절연층으로 구성되는 커패시터를 갖추고, 상기 제1 및 제2도전층은 각각 게이트용 폴리실리콘층, 스토리지 전극용 폴리실리콘층, 플레이트 전극용 폴리실리콘층 또는 비트 라인용 폴리실리콘층으로 형성된 것을 특징으로 하는 반도체 장치.
4. 제3항에 있어서, 상기 제1패드는 전원 패드이고, 상기 제2패드는 접지 패드인 것을 특징으로 하는 커패시터를 갖춘 반도체 장치.