JPH077133A - シングルインラインメモリモジュール - Google Patents
シングルインラインメモリモジュールInfo
- Publication number
- JPH077133A JPH077133A JP5324776A JP32477693A JPH077133A JP H077133 A JPH077133 A JP H077133A JP 5324776 A JP5324776 A JP 5324776A JP 32477693 A JP32477693 A JP 32477693A JP H077133 A JPH077133 A JP H077133A
- Authority
- JP
- Japan
- Prior art keywords
- input
- memory module
- input signal
- line
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】 高調波雑音の取り除かれた安定した入力信号
を供給し、入力信号の特性を改善可能なシングルインラ
インメモリモジュールを提供する。 【構成】 シングルインラインメモリモジュールは、複
数のメモリ素子が実装されるように形成されたメモリ素
子実装領域１１を有する印刷回路基板１０、印刷回路基
板１０に実装するための外部接続端子１２、および外部
接続端子１２と複数のメモリ素子とを連結する信号線に
結合された複数の入力雑音防止用キャパシタ１３より構
成される。この入力雑音防止用キャパシタ１３を通過し
て各メモリ素子に入力信号が供給されるとき、入力雑音
防止用キャパシタ１３は入力信号線に生じる抵抗ととも
に等価回路的にＲＣ積分回路を構成しローパスフィルタ
の働きをするため、入力信号線を通じて入ってくる高調
波成分の入力雑音を除去できる。これにより、安定した
入力信号の供給と入力雑音の効果的な防止が可能であ
る。
を供給し、入力信号の特性を改善可能なシングルインラ
インメモリモジュールを提供する。 【構成】 シングルインラインメモリモジュールは、複
数のメモリ素子が実装されるように形成されたメモリ素
子実装領域１１を有する印刷回路基板１０、印刷回路基
板１０に実装するための外部接続端子１２、および外部
接続端子１２と複数のメモリ素子とを連結する信号線に
結合された複数の入力雑音防止用キャパシタ１３より構
成される。この入力雑音防止用キャパシタ１３を通過し
て各メモリ素子に入力信号が供給されるとき、入力雑音
防止用キャパシタ１３は入力信号線に生じる抵抗ととも
に等価回路的にＲＣ積分回路を構成しローパスフィルタ
の働きをするため、入力信号線を通じて入ってくる高調
波成分の入力雑音を除去できる。これにより、安定した
入力信号の供給と入力雑音の効果的な防止が可能であ
る。
Description
【０００１】
【産業上の利用分野】本発明はシングルインラインメモ
リモジュール（ＳＩＭＭ ; SINGLE INLINE MEMORY MODU
LE）に係り、詳細には安定的な入力信号の供給と入力雑
音の効果的な防止の可能なシングルインラインメモリモ
ジュールに関する。
リモジュール（ＳＩＭＭ ; SINGLE INLINE MEMORY MODU
LE）に係り、詳細には安定的な入力信号の供給と入力雑
音の効果的な防止の可能なシングルインラインメモリモ
ジュールに関する。
【０００２】
【従来の技術】ＤＲＡＭのような半導体メモリ素子はシ
ングルインラインメモリモジュールで製作され、このよ
うな半導体メモリ素子は、種々のコンピュータと、軽少
薄形の電子製品の主メモリのような高集積、大容量が要
求されるシステムに部材として用いられる。
ングルインラインメモリモジュールで製作され、このよ
うな半導体メモリ素子は、種々のコンピュータと、軽少
薄形の電子製品の主メモリのような高集積、大容量が要
求されるシステムに部材として用いられる。
【０００３】シングルインラインメモリモジュールは、
単一メモリ素子を多数個構成して製作するが、この際単
一メモリ素子を互いに連結させる電気回路パターンの形
成されている印刷回路基板を使用する。印刷回路基板は
一般に４層、６層又は８層より構成された多層基板であ
る。このようなシングルインラインメモリモジュール
は、メモリ容量とデータ入／出力の数（８ビット、１６
ビット）に従い様々な形すなわち、256K×8 、512K×3
2、1M×8 、2M×40、4M×33 、8M×36等がある。ここ
で、前の数値はメモリ容量（単位はビット）を示し、そ
の後の数値は入／出力の数を示している。
単一メモリ素子を多数個構成して製作するが、この際単
一メモリ素子を互いに連結させる電気回路パターンの形
成されている印刷回路基板を使用する。印刷回路基板は
一般に４層、６層又は８層より構成された多層基板であ
る。このようなシングルインラインメモリモジュール
は、メモリ容量とデータ入／出力の数（８ビット、１６
ビット）に従い様々な形すなわち、256K×8 、512K×3
2、1M×8 、2M×40、4M×33 、8M×36等がある。ここ
で、前の数値はメモリ容量（単位はビット）を示し、そ
の後の数値は入／出力の数を示している。
【０００４】通常のシングルインラインメモリモジュー
ルは、要求されるメモリ容量及び入／出力数の規格に合
うように準備された複数個のメモリ素子を印刷回路基板
上に実装することにより製作される。
ルは、要求されるメモリ容量及び入／出力数の規格に合
うように準備された複数個のメモリ素子を印刷回路基板
上に実装することにより製作される。
【０００５】
【発明が解決しようとする課題】しかしながら、印刷回
路基板上に実装されたメモリ素子は、これらを全て連結
している信号線を通じて一つの入力信号で駆動される。
従って、信号の負荷、信号線間のカップリング効果そし
て印刷回路基板内の寄生キャパシタの影響等で、基本周
波数の整数倍の周波数を有する高調波雑音が入力信号に
発生する。
路基板上に実装されたメモリ素子は、これらを全て連結
している信号線を通じて一つの入力信号で駆動される。
従って、信号の負荷、信号線間のカップリング効果そし
て印刷回路基板内の寄生キャパシタの影響等で、基本周
波数の整数倍の周波数を有する高調波雑音が入力信号に
発生する。
【０００６】そして、シングルインラインメモリモジュ
ールのメモリ容量及び入／出力数が増大するときやシン
グルインラインメモリモジュールがコンピュータに装着
され使用されるとき、前記印刷回路基板上のメモリ素子
に入力される信号は高調波雑音が増大するようになり、
このような入力信号の高調波雑音は入力信号の特性を低
下させる。
ールのメモリ容量及び入／出力数が増大するときやシン
グルインラインメモリモジュールがコンピュータに装着
され使用されるとき、前記印刷回路基板上のメモリ素子
に入力される信号は高調波雑音が増大するようになり、
このような入力信号の高調波雑音は入力信号の特性を低
下させる。
【０００７】また、ＶH (VOLTAGE INPUT HIGH LEVEL)が
5.0voltであり、ＶL (VOLTAGE INPUT LOW LEVEL) が０
voltである前記メモリ素子は、通常ＶHMIN(VOLTAGE INP
UT HIGH LEVEL MINIMUM)の標準が2.4volt であり、Ｖ
LMAX(VOLTAGE INPUT LOW LEVELMAXIUM) の標準が 0.8vo
ltであるＴＴＬ（TRANSISTOR-TRANSISTOR LOGIC)論理素
子等と両立して使用するので 、前記メモリ素子は前記
論理素子のＶHMIN、ＶLM AXの標準を受容すべきである。
従って、これにより前記メモリ素子のＶHMIN、Ｖ LMAXの
標準を固定する。ひいては、前記メモリ素子のＶHMINを
低め、ＶLMAXを高めこれらのギャップを減らすことによ
りそのマージンを増加させ良品のメモリ素子を製作す
る。
5.0voltであり、ＶL (VOLTAGE INPUT LOW LEVEL) が０
voltである前記メモリ素子は、通常ＶHMIN(VOLTAGE INP
UT HIGH LEVEL MINIMUM)の標準が2.4volt であり、Ｖ
LMAX(VOLTAGE INPUT LOW LEVELMAXIUM) の標準が 0.8vo
ltであるＴＴＬ（TRANSISTOR-TRANSISTOR LOGIC)論理素
子等と両立して使用するので 、前記メモリ素子は前記
論理素子のＶHMIN、ＶLM AXの標準を受容すべきである。
従って、これにより前記メモリ素子のＶHMIN、Ｖ LMAXの
標準を固定する。ひいては、前記メモリ素子のＶHMINを
低め、ＶLMAXを高めこれらのギャップを減らすことによ
りそのマージンを増加させ良品のメモリ素子を製作す
る。
【０００８】しかしながら、このようにマージンの増加
された良品のメモリ素子が、シングルインラインメモリ
モジュールで製作される前にＶLMAXが 1.3voltと測定さ
れていても、印刷回路基板上に実装されシングルインラ
インメモリモジュールとして製作完了された後の前記メ
モリ素子のＶLMAXを再測定すればそのレベルは 0.9volt
まで低下し、劣化する。結果的に前記メモリ素子のＶL
値のマージンがシングルインラインメモリモジュールで
製作された後 0.4volt減少する。
された良品のメモリ素子が、シングルインラインメモリ
モジュールで製作される前にＶLMAXが 1.3voltと測定さ
れていても、印刷回路基板上に実装されシングルインラ
インメモリモジュールとして製作完了された後の前記メ
モリ素子のＶLMAXを再測定すればそのレベルは 0.9volt
まで低下し、劣化する。結果的に前記メモリ素子のＶL
値のマージンがシングルインラインメモリモジュールで
製作された後 0.4volt減少する。
【０００９】このようなマージン低下は高調波雑音が原
因と考えられＶLMAXの減少は結局前記メモリ素子の誤動
作を誘発させる。本発明の目的は高調波雑音の取り除か
れた安定した入力信号を供給し、入力信号の特性を改善
可能なシングルインラインメモリモジュールを提供す
る。
因と考えられＶLMAXの減少は結局前記メモリ素子の誤動
作を誘発させる。本発明の目的は高調波雑音の取り除か
れた安定した入力信号を供給し、入力信号の特性を改善
可能なシングルインラインメモリモジュールを提供す
る。
【００１０】
【課題を解決するための手段】前記課題を解決するため
の本発明のシングルインラインメモリモジュールは、外
部接続端子と複数のメモリ素子とが印刷回路基板を通じ
て相互接続されたシングルインラインメモリモジュール
において、前記印刷回路基板に設けられ、安定な電位と
低インピーダンスを持つ外部接続端子、例えば接地用又
は電源用端子と各メモリ素子の信号線に結合され入力高
調波雑音を防止するための複数のキャパシタを具備する
ことを特徴とする。
の本発明のシングルインラインメモリモジュールは、外
部接続端子と複数のメモリ素子とが印刷回路基板を通じ
て相互接続されたシングルインラインメモリモジュール
において、前記印刷回路基板に設けられ、安定な電位と
低インピーダンスを持つ外部接続端子、例えば接地用又
は電源用端子と各メモリ素子の信号線に結合され入力高
調波雑音を防止するための複数のキャパシタを具備する
ことを特徴とする。
【００１１】具体的な実施類型として、前記メモリ素子
を駆動させる信号線であるＲＡＳ（ROW ADDRESS STROB
E）及び／又はＣＡＳ（COLUMN ADDRESS STROBE ）信号
線に入力雑音防止用のキャパシタを結合し前記メモリ素
子に入力される高調波の雑音を除去させるようになる。
又、高調波の雑音により相対的に弱くなった入力レベル
の信号を有する入力信号線に入力雑音防止用のキャパシ
タを結合し前記入力レベルの特性を補強させる。
を駆動させる信号線であるＲＡＳ（ROW ADDRESS STROB
E）及び／又はＣＡＳ（COLUMN ADDRESS STROBE ）信号
線に入力雑音防止用のキャパシタを結合し前記メモリ素
子に入力される高調波の雑音を除去させるようになる。
又、高調波の雑音により相対的に弱くなった入力レベル
の信号を有する入力信号線に入力雑音防止用のキャパシ
タを結合し前記入力レベルの特性を補強させる。
【００１２】
【作用】キャパシタは入力信号線に生ずる抵抗と共に等
価回路的にＲＣ（RESISTOR- CAPACITOR ）積分回路を構
成し、ＬＰＦ（LOW PASS FILTER ）の役割をすることに
より、入力信号線を通じて入ってくる高調波成分の入力
雑音を除去させるようになる。従って、高調波雑音の取
り除かれた安定した入力信号が前記複数のメモリ素子に
供給されることにより、前記シングルインラインメモリ
モジュールの耐雑音性が向上する。
価回路的にＲＣ（RESISTOR- CAPACITOR ）積分回路を構
成し、ＬＰＦ（LOW PASS FILTER ）の役割をすることに
より、入力信号線を通じて入ってくる高調波成分の入力
雑音を除去させるようになる。従って、高調波雑音の取
り除かれた安定した入力信号が前記複数のメモリ素子に
供給されることにより、前記シングルインラインメモリ
モジュールの耐雑音性が向上する。
【００１３】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。本発明の一実施例によるシングルインライン
メモリモジュールの模式的平面図を図１に示す。図１に
示すように、本発明によるシングルインラインメモリモ
ジュールは、複数のメモリ素子が実装されるように形成
されたメモリ素子実装領域１１を有する印刷回路基板１
０、印刷回路基板１０に実装するための外部接続端子１
２、及び外部接続端子１２と複数のメモリ素子とを連結
する信号線に結合された複数の入力雑音防止用キャパシ
タ１３より構成される。
説明する。本発明の一実施例によるシングルインライン
メモリモジュールの模式的平面図を図１に示す。図１に
示すように、本発明によるシングルインラインメモリモ
ジュールは、複数のメモリ素子が実装されるように形成
されたメモリ素子実装領域１１を有する印刷回路基板１
０、印刷回路基板１０に実装するための外部接続端子１
２、及び外部接続端子１２と複数のメモリ素子とを連結
する信号線に結合された複数の入力雑音防止用キャパシ
タ１３より構成される。
【００１４】入力雑音防止用キャパシタ１３は、複数の
メモリ素子を駆動するＲＡＳ及びＣＡＳ或いはアドレス
信号線、又は他の信号線に比べ高調波の雑音により相対
的に弱い入力レベルの信号を有する入力信号線と印刷回
路基板１０の外部接続端子１２とに結合している。この
ような構成を有するシングルインラインメモリモジュー
ルの作用は次の通りである。
メモリ素子を駆動するＲＡＳ及びＣＡＳ或いはアドレス
信号線、又は他の信号線に比べ高調波の雑音により相対
的に弱い入力レベルの信号を有する入力信号線と印刷回
路基板１０の外部接続端子１２とに結合している。この
ような構成を有するシングルインラインメモリモジュー
ルの作用は次の通りである。
【００１５】入力雑音をフィルタリングする所定容量の
入力雑音防止用キャパシタ１３が高調波の雑音が激しい
入力信号線に接続し、この入力雑音防止用キャパシタ１
３を通過しそれぞれのメモリ素子に入力信号が供給され
る。この際、各入力雑音防止用キャパシタ１３は入力信
号線に生ずる抵抗と共に等価回路的にＲＣ積分回路を構
成し、ＬＰＦ（LOW PASS FILTER ）の働きをすることに
より入力信号線を通じて入ってくる高調波成分の入力雑
音を除去する。
入力雑音防止用キャパシタ１３が高調波の雑音が激しい
入力信号線に接続し、この入力雑音防止用キャパシタ１
３を通過しそれぞれのメモリ素子に入力信号が供給され
る。この際、各入力雑音防止用キャパシタ１３は入力信
号線に生ずる抵抗と共に等価回路的にＲＣ積分回路を構
成し、ＬＰＦ（LOW PASS FILTER ）の働きをすることに
より入力信号線を通じて入ってくる高調波成分の入力雑
音を除去する。
【００１６】これにより、高調波雑音の取り除かれた安
定した入力信号が複数のメモリ素子に供給されることに
より、シングルインラインメモリモジュールの耐雑音性
が向上するため入力レベルの特性を改善することができ
る。供給電圧ＶＣＣとＲＡＳ信号線のＶL との特性図を
図２に示す。曲線ａは、１６メガＤＲＡＭのメモリ素子
を利用した8M×36のシングルインラインメモリモジュー
ルで、ＲＡＳ０とＲＡＳ２の信号線に３３ｐｆの静電容
量を有する入力雑音防止用キャパシタ１３を結合させる
前のＲＡＳ信号線のＶL を示し、曲線ｂは、入力雑音防
止用キャパシタ１３を結合後のＲＡＳ信号線のＶL を示
す。入力雑音防止用キャパシタ１３の有無により、曲線
ａと曲線ｂとの電位差が生じる。
定した入力信号が複数のメモリ素子に供給されることに
より、シングルインラインメモリモジュールの耐雑音性
が向上するため入力レベルの特性を改善することができ
る。供給電圧ＶＣＣとＲＡＳ信号線のＶL との特性図を
図２に示す。曲線ａは、１６メガＤＲＡＭのメモリ素子
を利用した8M×36のシングルインラインメモリモジュー
ルで、ＲＡＳ０とＲＡＳ２の信号線に３３ｐｆの静電容
量を有する入力雑音防止用キャパシタ１３を結合させる
前のＲＡＳ信号線のＶL を示し、曲線ｂは、入力雑音防
止用キャパシタ１３を結合後のＲＡＳ信号線のＶL を示
す。入力雑音防止用キャパシタ１３の有無により、曲線
ａと曲線ｂとの電位差が生じる。
【００１７】図２に示すように、例えば 5.0voltの供給
電圧ＶＣＣを印加するとき、静電容量３３ｐｆの入力雑
音防止用キャパシタ１３を結合する前のＶL の値は約0.
75voltになる。これに比べ入力雑音防止用キャパシタ１
３を結合した後のＶL の値は約0.90voltになり0.15volt
改善され、全体的に供給電圧ＶＣＣが増加されるにつれ
ＶL のマージンも増加されていくことが分かる。
電圧ＶＣＣを印加するとき、静電容量３３ｐｆの入力雑
音防止用キャパシタ１３を結合する前のＶL の値は約0.
75voltになる。これに比べ入力雑音防止用キャパシタ１
３を結合した後のＶL の値は約0.90voltになり0.15volt
改善され、全体的に供給電圧ＶＣＣが増加されるにつれ
ＶL のマージンも増加されていくことが分かる。
【００１８】このような入力雑音防止用キャパシタの必
要性およびキャパシタ容量はメモリモジュール使用法に
よって変化することは容易に考えられるが、モジュール
を取り付けるべき主基板にモジュール使用者が個別に入
力雑音防止用キャパシタを取り付けると主基板面積を増
加させるという問題を生じる。従って、あらかじめメモ
リモジュールの配線部に入力キャパシタ追加用の半田付
け可能部（いわゆるランドパターン）を設けておき、モ
ジュール使用者が自分で入力雑音防止用キャパシタを追
加できるようにすると便利である。又、モジュール製作
者が使用者の要求に応じて入力雑音防止用キャパシタを
追加後、密封処理して出荷するならば、ランドパターン
を残したことによる信頼性低下の危険がなく一層望まし
い。
要性およびキャパシタ容量はメモリモジュール使用法に
よって変化することは容易に考えられるが、モジュール
を取り付けるべき主基板にモジュール使用者が個別に入
力雑音防止用キャパシタを取り付けると主基板面積を増
加させるという問題を生じる。従って、あらかじめメモ
リモジュールの配線部に入力キャパシタ追加用の半田付
け可能部（いわゆるランドパターン）を設けておき、モ
ジュール使用者が自分で入力雑音防止用キャパシタを追
加できるようにすると便利である。又、モジュール製作
者が使用者の要求に応じて入力雑音防止用キャパシタを
追加後、密封処理して出荷するならば、ランドパターン
を残したことによる信頼性低下の危険がなく一層望まし
い。
【００１９】
【発明の効果】以上説明した本発明のシングルインライ
ンメモリモジュールによれば、印刷回路基板上に実装さ
れるメモリ素子に高調波雑音の取り除かれた安定した入
力信号を供給し、ＶL 入力レベルの特性を改善できる。
又、本発明は既に製作されたシングルインラインメモリ
モジュールで高調波の入力雑音が発生する場合、印刷回
路基板を全体的に修正し最適化させる煩雑で困難な作業
に代えて、多数個の層で構成される印刷回路基板で第１
信号線層に形成された入力信号線のみを修正し入力雑音
防止用のキャパシタを結合させる作業により高調波の入
力雑音除去効果が容易に得られる利点がある。
ンメモリモジュールによれば、印刷回路基板上に実装さ
れるメモリ素子に高調波雑音の取り除かれた安定した入
力信号を供給し、ＶL 入力レベルの特性を改善できる。
又、本発明は既に製作されたシングルインラインメモリ
モジュールで高調波の入力雑音が発生する場合、印刷回
路基板を全体的に修正し最適化させる煩雑で困難な作業
に代えて、多数個の層で構成される印刷回路基板で第１
信号線層に形成された入力信号線のみを修正し入力雑音
防止用のキャパシタを結合させる作業により高調波の入
力雑音除去効果が容易に得られる利点がある。
【図１】本発明の一実施例によるシングルインラインメ
モリモジュールを示す模式的平面図である。
モリモジュールを示す模式的平面図である。
【図２】本発明の一実施例における供給電圧ＶＣＣとＶ
L との関係を示す特性図である。
L との関係を示す特性図である。
１０ 印刷回路基板 １１ メモリ素子実装領域 １２ 外部接続端子 １３ 入力雑音防止用キャパシタ（キャパシタ）
Claims (3)
- 【請求項１】 外部接続端子と複数のメモリ素子とが印
刷回路基板を通じて相互接続されたシングルインライン
メモリモジュールにおいて、 前記印刷回路基板に設けられ、前記外部接続端子と前記
各メモリ素子とを連結する信号線に結合され、入力高調
波雑音を防止するための複数のキャパシタを具備するこ
とを特徴とするシングルインラインメモリモジュール。 - 【請求項２】 前記キャパシタは、メモリ素子を駆動す
る信号線であるアドレス信号線に結合されることを特徴
とする請求項１記載のシングルインラインメモリモジュ
ール。 - 【請求項３】 前記キャパシタは、他の信号線に比べ高
調波の雑音により相対的に弱くなった入力レベルの信号
を有する入力信号線に結合されることを特徴とする請求
項１記載のシングルインラインメモリモジュール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992P25630 | 1992-12-26 | ||
| KR1019920025630A KR940016243A (ko) | 1992-12-26 | 1992-12-26 | 싱글 인 라인 메모리 모듈(simm; single in line memory module) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077133A true JPH077133A (ja) | 1995-01-10 |
Family
ID=19346768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5324776A Pending JPH077133A (ja) | 1992-12-26 | 1993-12-22 | シングルインラインメモリモジュール |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH077133A (ja) |
| KR (1) | KR940016243A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1505857A2 (en) * | 2003-07-21 | 2005-02-09 | Delphi Technologies, Inc. | Printed circuit board assembly with integrated connector |
| JP2006303490A (ja) * | 2005-04-18 | 2006-11-02 | Hewlett-Packard Development Co Lp | 所定のピン配列を有するメモリモジュール |
| JP2007109337A (ja) * | 2005-10-14 | 2007-04-26 | Elpida Memory Inc | 半導体メモリ装置及びメモリモジュール |
| JP2008502056A (ja) * | 2004-06-30 | 2008-01-24 | インテル・コーポレーション | トレース上のコンデンサを利用した高速メモリモジュール |
| JP2008503005A (ja) * | 2004-06-30 | 2008-01-31 | インテル・コーポレーション | ピン上のコンデンサを使用する高速メモリモジュール |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450677B1 (ko) | 2002-06-04 | 2004-10-01 | 삼성전자주식회사 | 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치 |
-
1992
- 1992-12-26 KR KR1019920025630A patent/KR940016243A/ko not_active Application Discontinuation
-
1993
- 1993-12-22 JP JP5324776A patent/JPH077133A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1505857A2 (en) * | 2003-07-21 | 2005-02-09 | Delphi Technologies, Inc. | Printed circuit board assembly with integrated connector |
| JP2008502056A (ja) * | 2004-06-30 | 2008-01-24 | インテル・コーポレーション | トレース上のコンデンサを利用した高速メモリモジュール |
| JP2008503005A (ja) * | 2004-06-30 | 2008-01-31 | インテル・コーポレーション | ピン上のコンデンサを使用する高速メモリモジュール |
| JP2006303490A (ja) * | 2005-04-18 | 2006-11-02 | Hewlett-Packard Development Co Lp | 所定のピン配列を有するメモリモジュール |
| JP2007109337A (ja) * | 2005-10-14 | 2007-04-26 | Elpida Memory Inc | 半導体メモリ装置及びメモリモジュール |
| US7889584B2 (en) | 2005-10-14 | 2011-02-15 | Elpida Memory Inc. | Semiconductor memory device having input first-stage circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016243A (ko) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4225592B2 (ja) | メモリ・モジュール | |
| US5023753A (en) | Printed circuit | |
| US7320482B2 (en) | Semiconductor integrated circuit device | |
| US6600364B1 (en) | Active interposer technology for high performance CMOS packaging application | |
| US5307309A (en) | Memory module having on-chip surge capacitors | |
| US6184568B1 (en) | Integrated circuit module having on-chip surge capacitors | |
| US20020176271A1 (en) | Reference plane of integrated circuit packages | |
| KR100913711B1 (ko) | 인쇄 회로 보드 | |
| JPH077133A (ja) | シングルインラインメモリモジュール | |
| US20060245119A1 (en) | Memory module with a predetermined arrangement of pins | |
| US5155656A (en) | Integrated series capacitors for high reliability electronic applications including decoupling circuits | |
| US8901781B2 (en) | Prevention of the propagation of power supply noise from one output circuit to another in a semiconductor device | |
| US6580619B2 (en) | Multilayer reference plane in package devices | |
| JPH0212027B2 (ja) | ||
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JP3123338B2 (ja) | 集積回路装置 | |
| US5173875A (en) | Semiconductor memory device | |
| JP2000164808A (ja) | 半導体装置 | |
| JP2000284873A (ja) | メモリ回路基板 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH1174449A (ja) | メモリモジュール | |
| JPH01239964A (ja) | 半導体集積回路の電源配線レイアウト法 | |
| JPH04192389A (ja) | 電子回路 | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| US20030131211A1 (en) | Branched command/address bus architecture for registered memory units |