JP2008502056A - トレース上のコンデンサを利用した高速メモリモジュール - Google Patents
トレース上のコンデンサを利用した高速メモリモジュール Download PDFInfo
- Publication number
- JP2008502056A JP2008502056A JP2007515702A JP2007515702A JP2008502056A JP 2008502056 A JP2008502056 A JP 2008502056A JP 2007515702 A JP2007515702 A JP 2007515702A JP 2007515702 A JP2007515702 A JP 2007515702A JP 2008502056 A JP2008502056 A JP 2008502056A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus
- memory module
- capacitor
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】 メモリバスに接続された複数のDRAM(Dynamic Random Access Memory)デバイスもしくは複数のSDRAM(Synchronous RAM)デバイスを備えるメモリモジュールを製造する装置および方法を提供する。ここで、各DRAMデバイスもしくは各SDRAMデバイスは送信信号(TS)線を介してメモリバスに接続されている。該メモリバスは少なくとも1つの、コンデンサが接続されたTS線を有する。該コンデンサは、該複数のDRAMデバイスもしくは該複数のSDRAMデバイスと並列になるように該TS線と接続され、該TS線は、メモリバスの信号入力端と第1DRAM/SDRAMデバイスのTS線の接着ポイントの間で、メモリバスに接続されている。また、このようなメモリモジュールを備えるコンピュータシステムも開示する。
【選択図】図1
Description
Claims (20)
- 装置であって、
複数のメモリデバイスであって、それぞれが複数の送信信号線のうちの1本を介して前記メモリバスに接続されている複数のメモリデバイスと、
前記メモリバスに接続された少なくとも1つのコンデンサであって、前記複数のメモリデバイスと並列に接続され、且つ前記バスの信号入力端と前記複数のメモリデバイスの第1送信信号線用の第1接着ポイントの間に接続された少なくとも1つのコンデンサと
を備える装置。 - 前記複数のメモリデバイスのうちの前記1つのメモリデバイスは複数の対に分割され、各対はブランチを形成している
請求項1に記載の装置。 - 1つのコンデンサの容量は約1ピコファラド(pF)から約40pFの範囲内にある
請求項2に記載の装置。 - 1つのコンデンサの容量は10pFである
請求項3に記載の装置。 - 前記バス上の総容量は約1pFから約40pFの範囲内にある
請求項2に記載の装置。 - 1つのコンデンサの容量は約1pFから約40pFの範囲内にある
請求項1に記載の装置。 - 1つのコンデンサの容量は10pFである
請求項6に記載の装置。 - 前記バス上の総容量は約1pFから約40pFの範囲内にある
請求項1に記載の装置。 - 前記メモリバスの終了端に接続された終了回路をさらに備え、当該終了端は、最終メモリデバイス用の最終接着ポイントを超えたところに位置するとともに、前記メモリバスで前記信号入力端の反対側に位置する
請求項1に記載の装置。 - 前記終了回路はプルアップデバイスである
請求項9に記載の装置。 - システムであって、
第1メモリモジュールであって、
複数のメモリデバイスであって、それぞれが複数の送信信号線のうちの1本を介して前記メモリバスに接続されている複数のメモリデバイスと、
前記メモリバスに接続された少なくとも1つのコンデンサであって、前記複数のメモリデバイスと並列に接続され、且つ前記バスの信号入力端と前記複数のメモリデバイスの第1送信信号線用の第1接着ポイントの間に接続された少なくとも1つのコンデンサと、
前記メモリバスのプルアップ終了端であって、最終メモリデバイス用の最終接着ポイントを超えたところに位置するとともに、前記メモリバスで前記信号入力端の反対側に位置するプルアップ終了端と
を有する第1メモリモジュールと、
前記メモリモジュールに接続された通信ハブと、
システムバスを介して前記通信ハブに接続されたプロセッサと
を備えるシステム。 - 前記通信ハブに接続された第2メモリモジュールをさらに備え、
当該第2メモリモジュールは、
複数の第2メモリデバイスであって、それぞれが複数の送信信号線のうちの1本を介して第2メモリバスに接続されている複数の第2メモリデバイスと、
前記第2メモリバスに接続された少なくとも1つのコンデンサであって、前記複数の第2メモリデバイスのうちの前記1つと並列に接続され、且つ前記第2メモリバスの信号入力端と前記複数の第2メモリデバイスの第1送信信号線用の第1接着ポイントの間に接続された少なくとも1つのコンデンサと、
前記第2メモリバスのプルアップ終了端であって、前記複数の第2メモリデバイスのうち最終メモリデバイス用の最終接着ポイントを超えたところに位置するとともに、前記第2メモリバスで前記信号入力端の反対側に位置するプルアップ終了端と
を有する
請求項11に記載のシステム。 - 前記第1メモリモジュールと前記第2メモリモジュールは互いに接続されて、デイジーチェーンを形成している
請求項12に記載のシステム。 - 前記第1メモリモジュール、前記第2メモリおよび前記通信ハブは、シングルコネクションで互いに接続されている
請求項12に記載のシステム。 - 前記メモリモジュールはDIMM(Dual Inline Memory Module)を有する
請求項11に記載のシステム。 - 前記メモリモジュールはSIMM(Single Inline Memory Module)を有する
請求項11に記載のシステム。 - 方法であって、
複数の送信信号線を備えるプリント配線基板(PCB)を製造することと、
信号入力端と終了端を有するメモリバスに少なくとも1つのコンデンサを接続することとを含み、
前記少なくとも1つのコンデンサは複数のメモリデバイスと並列になるように、前記バスの前記信号入力端と前記複数のメモリデバイスの第1送信信号線用の第1接着ポイントの間に接続され、第1メモリモジュールを形成する
方法。 - 第2メモリモジュールを形成するべく、請求項17に記載の方法を再度実行すること
をさらに含む請求項17に記載の方法。 - デイジーチェーンを形成すべく、前記第2メモリモジュールに前記第1メモリモジュールを接続すること
をさらに含む請求項18に記載の方法。 - シングルコネクションで前記デイジーチェーンを通信ハブに接続することと、
バスを介して前記通信ハブを少なくとも1つのプロセッサに接続することと
をさらに含む請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/882,459 US7151683B2 (en) | 2004-06-30 | 2004-06-30 | High speed memory modules utilizing on-trace capacitors |
PCT/US2005/022466 WO2006012290A2 (en) | 2004-06-30 | 2005-06-22 | High speed memory modules utilizing on-trace capacitors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008502056A true JP2008502056A (ja) | 2008-01-24 |
Family
ID=34972798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007515702A Pending JP2008502056A (ja) | 2004-06-30 | 2005-06-22 | トレース上のコンデンサを利用した高速メモリモジュール |
Country Status (8)
Country | Link |
---|---|
US (1) | US7151683B2 (ja) |
JP (1) | JP2008502056A (ja) |
KR (1) | KR100957875B1 (ja) |
CN (1) | CN100478934C (ja) |
DE (1) | DE112005001513T5 (ja) |
GB (1) | GB2430521B (ja) |
TW (1) | TWI313817B (ja) |
WO (1) | WO2006012290A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012008920A (ja) * | 2010-06-28 | 2012-01-12 | Renesas Electronics Corp | 電子機器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7336098B2 (en) * | 2004-06-30 | 2008-02-26 | Intel Corporation | High speed memory modules utilizing on-pin capacitors |
CN101398747A (zh) * | 2007-09-28 | 2009-04-01 | 鸿富锦精密工业(深圳)有限公司 | 支持混合式存储器的主机板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077133A (ja) * | 1992-12-26 | 1995-01-10 | Samsung Electron Co Ltd | シングルインラインメモリモジュール |
JP2002023900A (ja) * | 2000-06-09 | 2002-01-25 | Samsung Electronics Co Ltd | 短いループスルー方式のメモリシステム構成を有するメモリモジュール |
JP2002025244A (ja) * | 2000-07-10 | 2002-01-25 | Mitsubishi Electric Corp | メモリモジュール |
JP2003085121A (ja) * | 2001-09-06 | 2003-03-20 | Elpida Memory Inc | メモリ装置 |
JP2004021409A (ja) * | 2002-06-13 | 2004-01-22 | Elpida Memory Inc | メモリシステム及びその制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3399630B2 (ja) * | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
JPH07321828A (ja) * | 1994-05-20 | 1995-12-08 | Fujitsu Ltd | 電子装置 |
US6745268B1 (en) | 2000-08-11 | 2004-06-01 | Micron Technology, Lnc. | Capacitive multidrop bus compensation |
KR100450677B1 (ko) | 2002-06-04 | 2004-10-01 | 삼성전자주식회사 | 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치 |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
EP1422717B1 (en) * | 2002-11-21 | 2007-07-25 | Infineon Technologies AG | Memory system and memory subsystem |
US7334141B2 (en) * | 2003-04-23 | 2008-02-19 | Dell Products L.P. | Method of saving energy in an information handling system by controlling a main converter based on the amount of power drawn by the system |
US20050050285A1 (en) * | 2003-08-26 | 2005-03-03 | Haas William Robert | Memory control system and method for installing new memory |
-
2004
- 2004-06-30 US US10/882,459 patent/US7151683B2/en not_active Expired - Fee Related
-
2005
- 2005-06-22 KR KR1020067027707A patent/KR100957875B1/ko not_active IP Right Cessation
- 2005-06-22 GB GB0621566A patent/GB2430521B/en not_active Expired - Fee Related
- 2005-06-22 WO PCT/US2005/022466 patent/WO2006012290A2/en active Application Filing
- 2005-06-22 JP JP2007515702A patent/JP2008502056A/ja active Pending
- 2005-06-22 CN CNB2005800209904A patent/CN100478934C/zh not_active Expired - Fee Related
- 2005-06-22 DE DE112005001513T patent/DE112005001513T5/de not_active Withdrawn
- 2005-06-29 TW TW094121831A patent/TWI313817B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077133A (ja) * | 1992-12-26 | 1995-01-10 | Samsung Electron Co Ltd | シングルインラインメモリモジュール |
JP2002023900A (ja) * | 2000-06-09 | 2002-01-25 | Samsung Electronics Co Ltd | 短いループスルー方式のメモリシステム構成を有するメモリモジュール |
JP2002025244A (ja) * | 2000-07-10 | 2002-01-25 | Mitsubishi Electric Corp | メモリモジュール |
JP2003085121A (ja) * | 2001-09-06 | 2003-03-20 | Elpida Memory Inc | メモリ装置 |
JP2004021409A (ja) * | 2002-06-13 | 2004-01-22 | Elpida Memory Inc | メモリシステム及びその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012008920A (ja) * | 2010-06-28 | 2012-01-12 | Renesas Electronics Corp | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
GB2430521B (en) | 2008-05-07 |
US20060002165A1 (en) | 2006-01-05 |
CN1973275A (zh) | 2007-05-30 |
GB2430521A (en) | 2007-03-28 |
TWI313817B (en) | 2009-08-21 |
US7151683B2 (en) | 2006-12-19 |
CN100478934C (zh) | 2009-04-15 |
TW200617689A (en) | 2006-06-01 |
DE112005001513T5 (de) | 2007-05-16 |
GB0621566D0 (en) | 2006-12-27 |
WO2006012290A3 (en) | 2006-04-06 |
KR20070024671A (ko) | 2007-03-02 |
KR100957875B1 (ko) | 2010-05-13 |
WO2006012290A2 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7646212B2 (en) | Memory system including a power divider on a multi module memory bus | |
US8195855B2 (en) | Bi-directional multi-drop bus memory system | |
KR100909112B1 (ko) | 온-핀 캐패시터들을 이용하는 고속 메모리 모듈 | |
US9548551B1 (en) | DIMM connector region vias and routing | |
US6772262B1 (en) | Memory module with improved data bus performance | |
JP2008502056A (ja) | トレース上のコンデンサを利用した高速メモリモジュール | |
US7194572B2 (en) | Memory system and method to reduce reflection and signal degradation | |
US8031504B2 (en) | Motherboard and memory device thereof | |
KR100438995B1 (ko) | 메모리 모듈에 결합하는 장치 및 방법 | |
EP1678622B1 (en) | Circulator chain memory command and address bus topology | |
US20190132951A1 (en) | Printed circuit board including through-hole vias | |
US8406005B2 (en) | Printed circuit board | |
US20100012365A1 (en) | Printed circuit board | |
JP2011108123A (ja) | 終端基板、メモリシステム及びその反射波抑制方法 | |
CN210377460U (zh) | 一种CPU单Data线与双DDR内存连接结构 | |
US7420818B2 (en) | Memory module having a matching capacitor and memory system having the same | |
US8144481B2 (en) | Memory board structure having stub resistor on main board | |
CN100498752C (zh) | 高速存储器模块 | |
US7004759B2 (en) | Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100708 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100715 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100809 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110608 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110629 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110722 |