JPH07321828A

JPH07321828A - 電子装置

Info

Publication number: JPH07321828A
Application number: JP6106982A
Authority: JP
Inventors: Masao Taguchi; 眞男田口; Satoshi Eto; 聡江渡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-05-20
Filing date: 1994-05-20
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】バス線を介して信号の伝送が行われる電子装置
に関し、スタブにおいて発生するリンギングを抑制する
と共に、伝送信号の遅延を抑制し、伝送周波数を高め、
高速化を図る。【構成】バス線１と、スタブ１０、３１〜３４との間
に、直列に接続された抵抗４１〜４５を含む、高域通過
（ハイパス）フィルタ特性を有するインピーダンス回路
４７〜５１を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス線を介して信号の
伝送が行われる電子装置に関する。

【０００２】

【従来の技術】従来、この種の電子装置として、例え
ば、図２６にその要部を示すようなものが知られてい
る。

【０００３】この電子装置は、一般にマザーボードと呼
ばれるプリント基板に構成されるものであり、図２６
中、１はマザーボードに形成されたデータ伝送路をなす
バス線、２、３はバス線１を終端する終端抵抗、４は終
端電圧Ｖ_TTを供給するＶ_TT電圧線である。

【０００４】また、５はＭＰＵ（microprocessor uni
t）を実装するパッケージ、６はパッケージ５に実装さ
れたＭＰＵであり、このＭＰＵ６において、７はデータ
入出力端子、８はデータ出力回路、９はデータ入力回路
である。

【０００５】また、１０はパッケージ５内に設けられて
いるバス線１の分岐路をなす信号配線であり、バス線１
に対してスタブ（stub）と呼ばれるものである。

【０００６】また、１１〜１４は所定のコネクタを介し
てマザーボードに装着されるメモリ・モジュールであ
り、１５〜１８はメモリ・モジュール１１〜１４に実装
されているＳＤＲＡＭ（Ｓynchronous ＤＲＡＭ［dynam
ic random access memory］）である。

【０００７】また、これらＳＤＲＡＭ１５〜１８におい
て、１９〜２２はデータ入出力端子、２３〜２６はデー
タ出力回路、２７〜３０はデータ入力回路である。

【０００８】また、３１〜３４はメモリ・モジュール１
１〜１４に形成されているバス線１の分岐路をなす信号
配線であり、これら信号配線３１〜３４も、バス線１に
対してスタブと呼ばれる。

【０００９】この電子装置において、例えば、ＭＰＵ６
のデータ出力回路８からスタブ１０を介してバス線１に
データＤＱを示す信号が出力された場合、この出力され
た信号はバス線１を終端抵抗２、３に向かって伝播す
る。

【００１０】そして、その一部は、分岐点３６〜３９で
分岐し、スタブ３１〜３４に入り、これらスタブ３１〜
３４をＳＤＲＡＭ１５〜１８のデータ入出力端子１９〜
２２に向かって伝播する。

【００１１】これらスタブ３１〜３４をデータ入出力端
子１９〜２２に向かって伝播する信号は、スタブ３１〜
３４の先端が電気的に開放端とされていることから、ス
タブ３１〜３４の先端部で完全反射し、スタブ３１〜３
４を再びバス線１に向かって伝播していくことになる。

【００１２】ここに、バス線１の特性インピーダンス
は、通常、５０Ωであるが、このバス線１をスタブ３１
〜３４側から見ると、５０Ω／２＝２５Ωの線路に見え
ることになる。

【００１３】他方、スタブ３１〜３４の特性インピーダ
ンスは、メモリ・モジュール１１〜１４が、いわゆる、
ＳＩＭＭ（single in-line memory module）の場合、通
常、７５〜１２５Ωであることから、スタブ３１〜３４
と、バス線１とは、インピーダンス整合が取られていな
いことになる。

【００１４】このため、スタブ３１〜３４の先端で反射
し、スタブ３１〜３４をバス線１に向かって伝播してき
た信号の一部はバス線１に伝播し、一部は分岐点３６〜
３９で反射してしまい、以下、スタブ３１〜３４の先端
と分岐点３６〜３９との間で反射が繰り返され、スタブ
３１〜３４においては、伝送信号に振動、いわゆる、リ
ンギングが発生してしまう。

【００１５】かかるリンギングは、伝送周波数が高くな
るほど、激しくなり、また、スタブ３１〜３４が長くな
ると、低い伝送周波数でも発生するので、図２６に示す
電子装置では、伝送周波数を高めることができないとい
う問題点があった。

【００１６】そこで、また、従来、図２７に示すような
電子装置が提案されている。この電子装置は、バス線１
と、スタブ１０、３１〜３４との間に抵抗４１〜４５を
挿入し、これら抵抗４１〜４５によって、スタブ１０、
３１〜３４の部分で発生するリンギングを吸収し、信号
波形の改善を行い、伝送周波数を高めることを可能にす
るというものである。

【００１７】なお、この例では、抵抗４１はマザーボー
ドに実装され、抵抗４２〜４５はメモリ・モジュール１
１〜１４に実装されている。

【００１８】ここに、特に、抵抗４１〜４５の抵抗値を
Ｒ_S、バス線１の特性インピーダンスをＺ₀、スタブ３１
〜３４の特性インピーダンスをＺ₁とした場合、Ｚ₁＝Ｒ
_S＋Ｚ₀／２とする場合には、抵抗４２〜４５をマッチン
グ抵抗として機能させ、スタブ３１〜３４とバス線１と
の間のインピーダンス整合を図ることができる。

【００１９】即ち、このようにする場合には、スタブ３
１〜３４の先端（開放端）で反射し、スタブ３１〜３４
をバス線１に向かって伝播してきた信号の分岐点３５〜
３９における反射をなくし、信号波形の歪みを最小限に
することができる。

【００２０】

【発明が解決しようとする課題】前述したように、バス
線１の特性インピーダンスＺ₀は、通常、５０Ω、スタ
ブ３１〜３４の特性インピーダンスＺ₁は、通常、７５
〜１２５Ωであることからすると、抵抗４２〜４５をマ
ッチング抵抗として機能させる場合、抵抗４２〜４５の
抵抗値Ｒ_Sは、５０〜１００Ωが最適値となる。

【００２１】他方、スタブ３１〜３４に、それぞれ、複
数の、例えば、２個のＳＤＲＡＭが接続されると、スタ
ブ３１〜３４から見た負荷デバイスの入力容量は、１０
pＦとなる。

【００２２】このような場合、抵抗４２〜４５と、２個
のＳＤＲＡＭの入力容量とで、高域遮断（ハイカット）
フィルタが構成されてしまい、例えば、図２８に示すよ
うに、伝送信号の高周波数成分が失われ、伝送信号が鈍
り、遅延が発生してしまうという問題点があった。

【００２３】なお、図２８は、終端電圧Ｖ_TTを１.６５
Ｖ、終端抵抗２、３の抵抗値Ｒ_TTを５０Ω、抵抗４１〜
４５の抵抗値Ｒ_Sを６５Ωとした場合を示しており、特
に、図２８ＡはＭＰＵ６がＳＤＲＡＭ１５に対してデー
タＤＱの書込みを行う場合におけるスタブ３１の先端、
即ち、ＳＤＲＡＭ１５のデータ入出力端子１９における
信号波形を示している。

【００２４】また、図２８ＢはＭＰＵ６がＳＤＲＡＭ１
５からデータＤＱを読み出す場合におけるスタブ１０の
先端、即ち、ＭＰＵ６のデータ入出力端子７における信
号波形を示している。

【００２５】本発明は、かかる点に鑑み、バス線を介し
て信号の伝送が行われる電子装置であって、スタブにお
いて発生するリンギングを抑制すると共に、伝送信号の
遅延を抑制し、伝送周波数を高め、高速化を図ることが
できるようにした電子装置を提供することを目的とす
る。

【００２６】

【課題を解決するための手段】本発明による電子装置
は、終端抵抗により終端されたバス線と、このバス線の
分岐路をなす複数のスタブと、これら複数のスタブに信
号入出力端子を接続された複数の半導体装置とを有して
なる電子装置を改良するものであり、バス線と、複数の
スタブのうち、リンギングの発生を抑制する必要のある
スタブとの間には、直列に接続された抵抗を含む、高域
通過（ハイパス）フィルタ特性を有するインピーダンス
回路を接続するというものである。

【００２７】

【作用】本発明においては、バス線と、リンギングの発
生を抑制する必要のあるスタブとの間には、直列に接続
された抵抗を含むインピーダンス回路が接続されるの
で、この抵抗によって、リンギングの発生が抑制され
る。

【００２８】また、バス線とリンギングの発生を抑制す
る必要のあるスタブとの間に接続されるインピーダンス
回路は、高域通過フィルタ特性を有するものとされてい
るので、バス線とリンギングの発生を抑制する必要のあ
るスタブとの間に直列に接続された抵抗と負荷デバイス
とで高域遮断フィルタが構成される場合であっても、伝
送信号の高周波数成分の減衰が抑制され、伝送信号が鈍
ることによる遅延を抑制することができる。

【００２９】このように、本発明によれば、リンギング
の発生を抑制する必要のあるスタブにおけるリンギング
の発生を抑制することができると共に、伝送信号の高周
波数成分の減衰を抑制し、伝送信号が鈍ることによる遅
延を抑制することができるので、伝送周波数を高め、高
速化を図ることができる。

【００３０】

【実施例】以下、図１〜図２５を参照して、本発明の第
１実施例〜第１６実施例について説明する。なお、図
１、図５、図８、図１０、図１３〜図２５において、図
２７に対応する部分には同一符号を付し、その重複説明
は省略する。

【００３１】第１実施例・・図１〜図４図１は本発明の第１実施例の要部を示す回路図であり、
本発明の第１実施例は、図２７に示す抵抗４１〜４５の
代わりに、インピーダンス回路４７〜５１を接続し、そ
の他については、図２７に示す従来の電子装置と同様に
構成したものである。

【００３２】なお、この第１実施例では、インピーダン
ス回路４７はマザーボードに実装され、インピーダンス
回路４８〜５１はメモリ・モジュール１１〜１４に実装
されている。

【００３３】これらインピーダンス回路４７〜５１は、
回路的には、抵抗４１〜４５にキャパシタ５２〜５６を
並列に接続してなるものであり、例えば、図２に概略的
断面図を示すような一体化されたインピーダンス素子と
して構成することができる。

【００３４】図２中、５８、５９は電極、６０、６１は
絶縁体層、６２は抵抗体層、６３は誘電体層であり、こ
のインピーダンス素子を、例えば、インピーダンス回路
４８に使用する場合には、抵抗体層６２は抵抗４２を構
成し、誘電体層６３はキャパシタ５３を構成することに
なる。

【００３５】このインピーダンス素子は、電極５８、５
９の下端部５８Ａ、５９Ａを配線に半田付けすることに
よりマザーボード又はメモリ・モジュール１１〜１４に
実装され、図３は、例えば、インピーダンス回路４８と
して実装した部分を示している。６５はコネクタに接続
される部分の配線である。

【００３６】なお、電極５８、５９は、例えば、亜鉛で
構成することができ、絶縁体層６０、６１は、例えば、
アルミナ・セラミックで構成することができ、抵抗体層
６２は、例えば、カーボンで構成することができ、誘電
体層６３は、例えば、チタン酸バリウム、酸化チタン、
ストロンチウム・チタン酸化物、ジルコン酸チタン鉛で
構成することができる。

【００３７】ここに、バス線１には、コネクタ部分の寄
生容量や、ＳＤＲＡＭ１５〜１８の入力容量が負荷とし
て接続されているため、バス線１は特性インピーダンス
（純抵抗）に対して、ややキャパシティブな特性を示
す。

【００３８】そこで、この負荷容量をＣ_Lとし、例え
ば、抵抗４２の抵抗値をＲ_S、キャパシタ５３の容量値
をＣ_P、終端抵抗２、３の抵抗値をＲ_TTとする場合に、
Ｒ_TT／Ｒ_S＝（Ｃ_L／Ｃ_P）^-1なる関係が成立する場合に
は、例えば、スタブ３１の開放端に信号源を接続した場
合、この信号源の信号を忠実に終端抵抗２、３まで伝送
することができる。

【００３９】抵抗分割比（Ｒ_TT／Ｒ_S）と、容量分割比
（Ｃ_L／Ｃ_P）の逆数（Ｃ_L／Ｃ_P）^-1が等しければ、分岐
点３６の通過信号の周波数に依らず、信号レベルが分圧
されるためである。

【００４０】このように、バス線１に負荷容量Ｃ_Lが寄
生する以上、少なくとも、抵抗４２〜４５には、並列に
キャパシタ５３〜５６を接続することが、伝送信号の高
周波成分を減衰させず、高速な信号伝送を行う上で、重
要であり、これらキャパシタ５３〜５６が無い場合に
は、伝送信号の高周波成分が減衰し、高速な信号伝送が
不可能となる。

【００４１】ここに、図４は、終端電圧Ｖ_TTを１.６５
Ｖ、終端抵抗２、３の抵抗値Ｒ_TTを５０Ω、抵抗４１〜
４５を６５Ω、キャパシタ５２〜５６を３０pＦ、スタ
ブ３１〜３４から見た負荷デバイスの入力容量を１０p
Ｆとした場合における伝送波形を示しており、特に、図
４Ａは、ＭＰＵ６がＳＤＲＡＭ１５に対してデータＤＱ
の書込みを行う場合におけるスタブ３１の先端、即ち、
ＳＤＲＡＭ１５のデータ入出力端子１９における信号波
形を示している。

【００４２】また、図４Ｂは、ＭＰＵ６がＳＤＲＡＭ１
５からデータＤＱを読み出す場合におけるスタブ１０の
先端、即ち、ＭＰＵ６のデータ入出力端子７における信
号波形を示している。

【００４３】このように、この第１実施例によれば、ス
タブ１０、３１〜３４とバス線１との間には、抵抗４１
〜４５が接続されているので、スタブ１０、３１〜３４
で発生するリンギングを抑制することができる。

【００４４】また、抵抗４１〜４５には、キャパシタ５
２〜５６が並列に接続され、インピーダンス回路４７〜
５１は、高域通過フィルタ特性を有するように構成され
ているので、伝送信号の高周波数成分の減衰が抑制さ
れ、伝送信号が鈍ることによる遅延を抑制することがで
きる。

【００４５】したがって、この第１実施例によれば、図
２７に示す従来の電子装置以上に、伝送周波数を高め、
高速化を図ることができる。

【００４６】なお、この第１実施例は、終端抵抗２、３
の抵抗値Ｒ_TT＝２５〜７５Ω、抵抗４１〜４５の抵抗値
Ｒ_S＝２５〜１００Ω、キャパシタ５２〜５６の容量値
＝１０〜５０pＦの範囲で適用することが好適である。

【００４７】また、バス線１により伝送される信号の基
本成分周波数をｆ［Ｈz］、スタブ１０、３１〜３４の
長さをｄ［ｍ］とした場合、ｆ×ｄが、5×１０⁶を越え
る場合には、インピーダンス回路４７〜５１の効果は減
少するので、ｆ×ｄが、5×１０⁶以下の範囲で適用する
ことが好適である。

【００４８】第２実施例・・図５〜図７図５は本発明の第２実施例の要部を示す回路図であり、
本発明の第２実施例は、図１に示すインピーダンス回路
４７〜５１の代わりに、回路構成の異なるインピーダン
ス回路６８〜７２を接続し、その他については、図１に
示す第１実施例と同様に構成したものである。

【００４９】これらインピーダンス回路６８〜７２は、
回路的には、それぞれ、キャパシタ５２〜５６に直列に
抵抗７３〜７７を接続し、その他については、図１に示
すインピーダンス回路４７〜５１と同様に構成したもの
である。

【００５０】なお、抵抗７３〜７７は、キャパシタ５２
〜５６を設けることにより発生するオーバーシュート及
びアンダーシュートを抑制するためのダンピング用の抵
抗である。

【００５１】これらインピーダンス回路６８〜７２は、
例えば、図６に概略的断面図を示すような一体化された
インピーダンス素子として構成することができる。

【００５２】図６中、１２５、１２６は電極、１２７、
１２８は絶縁体層、１２９、１３０は抵抗体層、１３１
は誘電体層であり、このインピーダンス素子を、たとえ
ば、インピーダンス回路６９として使用する場合には、
抵抗体層１２９は抵抗４２を構成し、抵抗体層１３０は
ダンピング用の抵抗７４を構成し、誘電体層１３１はキ
ャパシタ５３を構成することになる。

【００５３】このインピーダンス素子は、電極１２５、
１２６の下端部１２５Ａ、１２６Ａを配線に半田付けす
ることにより、マザーボード又はメモリ・モジュール１
１〜１４に実装される。

【００５４】なお、電極１２５、１２６は、例えば、亜
鉛で構成することができ、絶縁体層１２７、１２８は、
例えば、アルミナ・セラミックで構成することができ、
抵抗体層１２９、１３０は、例えば、カーボンで構成す
ることができ、誘電体層１３１は、例えば、チタン酸バ
リウム、酸化チタン、ストロンチウム・チタン酸化物、
ジルコン酸チタン鉛で構成することができる。

【００５５】ここに、第１実施例の項で説明したよう
に、バス線１に負荷容量Ｃ_Lが寄生する以上、少なくと
も、抵抗４２〜４５に並列にキャパシタ５３〜５６を接
続することが、伝送信号の高周波成分を減衰させず、高
速な信号伝送を行う上で、重要であり、これらキャパシ
タ５３〜５６が無い場合には、伝送信号の高周波成分が
減衰し、高速な信号伝送が不可能となる。

【００５６】しかし、更に細部について考察すると、ス
タブ３１〜３４が接続されるコネクタ部分には寄生イン
ダクタンスが生じ、このため、キャパシタ５３〜５６を
設けるようにすると、寄生インダクタンスと、キャパシ
タ５３〜５６のそれぞれとの間で直列共振が生じ、寄生
インダクタンスの大きさによっては、伝送信号に無視で
きないオーバーシュートが発生してしまう場合がある。

【００５７】この第２実施例において、キャパシタ５３
〜５６に直列に接続したダンピング抵抗７４〜７７は、
寄生インダクタンスと、キャパシタ５３〜５６のそれぞ
れとの間で生じる直列共振により発生する伝送信号のオ
ーバシュートをダンピングするというものである。

【００５８】ここに、図７は、終端電圧Ｖ_TTを１.６５
Ｖ、終端抵抗２、３の抵抗値Ｒ_TTを５０Ω、抵抗４１〜
４５を６５Ω、キャパシタ５２〜５６を３０pＦ、抵抗
７３〜７７の抵抗値を１０Ω、スタブ３１〜３４から見
た負荷デバイスの入力容量を１０pＦとした場合におけ
る伝送波形を示しており、特に、図７Ａは、ＭＰＵ６が
ＳＤＲＡＭ１５に対してデータＤＱの書込みを行う場合
におけるスタブ３１の先端、即ち、ＳＤＲＡＭ１５のデ
ータ入出力端子１９における信号波形を示している。

【００５９】また、図７Ｂは、ＭＰＵ６がＳＤＲＡＭ１
５からデータＤＱを読み出す場合におけるスタブ１０の
先端、即ち、ＭＰＵ６のデータ入出力端子７における信
号波形を示している。

【００６０】このように、この第２実施例によれば、ス
タブ１０、３１〜３４とバス線１との間には、抵抗４１
〜４５が接続されているので、スタブ１０、３１〜３４
で発生するリンギングを抑制することができる。

【００６１】また、インピーダンス回路６８〜７２は、
キャパシタ５２〜５６を設け、高域通過フィルタ特性を
有するように構成されているので、伝送信号の高周波数
成分の減衰が抑制され、伝送信号が鈍ることによる遅延
を抑制することができる。

【００６２】また、キャパシタ５２〜５６に抵抗７３〜
７７が直列に接続されているので、これらキャパシタ５
２〜５６を設けることにより発生するオーバーシュート
を抑制することができる。

【００６３】したがって、この第２実施例によれば、第
１実施例以上に、伝送周波数を高め、高速化を図ること
ができる。

【００６４】また、通常、バス線系では、あまり高速に
電圧変化するドライバを使用すると、伝送信号の高速変
化分、即ち、高周波数成分が、バス線の寄生インダクタ
ンスと寄生容量とからなるＬＣ共振部に共振エネルギー
を与えてしまい、信号波形が乱れてしまうため、ある程
度、電圧変化の制限されたドライバを使用しなければな
らない。

【００６５】これに対して、この第２実施例によれば、
無制限に高速なドライバを使用しても、ダンピング用の
抵抗７３〜７７の抵抗値を調節することによって、バス
線１に最適な信号を供給することができるので、ドライ
バの性能に制約を設ける必要がないという格別の効果を
得ることができる。

【００６６】また、同じく、伝送信号の波形をダンピン
グ用の抵抗７３〜７７で調整することができることか
ら、ＬＳＩ（ＭＰＵ６、ＳＤＲＡＭ１５〜１８）を製造
した後において、マザーボードもしくはメモリ・モジュ
ール１１〜１４の配線上で、伝送信号が最適な波形とな
るように調整することができるが、これは、ＬＳＩを使
用する上で、きわめて実用的な利点であると言える。

【００６７】なお、インピーダンス回路６８〜７２の接
続方向を逆にすることもできるが、バス線１の寄生容量
は増加させないほうが良く、この点からすれば、図５に
示すような方向に接続することが好適である。

【００６８】また、この第２実施例は、終端抵抗２、３
の抵抗値Ｒ_TT＝２５〜７５Ω、抵抗４１〜４５の抵抗値
Ｒ_S＝２５〜１００Ω、キャパシタ５２〜５６の容量値
＝１０〜５０pＦ、抵抗７３〜７７の抵抗値＝５〜２０
Ωの範囲で適用することが好適である。

【００６９】また、バス線１により伝送される信号の基
本成分周波数をｆ［Ｈz］、スタブ１０、３１〜３４の
長さをｄ［ｍ］とした場合、ｆ×ｄが、5×１０⁶を越え
る場合には、インピーダンス回路６８〜７２の効果は減
少するので、ｆ×ｄが、5×１０⁶以下の範囲で適用する
ことが好適である。

【００７０】第３実施例・・図８、図９図８は本発明の第３実施例の要部を示す回路図であり、
本発明の第３実施例は、図１に示すインピーダンス回路
４７〜５１の代わりに、回路構成の異なるインピーダン
ス回路８２〜８６を接続し、その他については、図１に
示す第１実施例と同様に構成したものである。

【００７１】これらインピーダンス回路８２〜８６は、
回路的には、それぞれ、キャパシタ５２〜５６を、抵抗
４１〜４５のスタブ１０、３１〜３４側の一部分８７〜
９１に並列に接続してなるものである。

【００７２】なお、この第３実施例においては、抵抗４
１〜４５のスタブ１０、３１〜３４側の一部分８７〜９
１は５５Ω、抵抗４１〜４５のバス線１側の一部分９５
〜９９は１０Ωとしている。

【００７３】ここに、インピーダンス回路８２〜８６
は、例えば、図９に概略的断面図を示すような一体化さ
れたインピーダンス素子として構成することができる。

【００７４】図９中、１３３〜１３５は電極、１３６、
１３７は絶縁体層、１３８は抵抗体層、１３９は誘電体
層であり、このインピーダンス素子を、例えば、インピ
ーダンス回路８３に使用する場合には、抵抗体層１３８
は抵抗４２を構成し、誘電体層１３９はキャパシタ５３
を構成することになる。

【００７５】このインピーダンス素子は、電極１３３、
１３４の下端部１３３Ａ、１３４Ａを配線に半田付けす
ることにより、マザーボード又はメモリ・モジュール１
１〜１４に実装される。

【００７６】なお、電極１３３〜１３５は、例えば、亜
鉛で構成することができ、絶縁体層１３６、１３７は、
例えば、アルミナ・セラミックで構成することができ、
抵抗体層１３８は、例えば、カーボンで構成することが
でき、誘電体層１３９は、例えば、チタン酸バリウム、
酸化チタン、ストロンチウム・チタン酸化物、ジルコン
酸チタン鉛で構成することができる。

【００７７】このように、この第３実施例によれば、ス
タブ１０、３１〜３４とバス線１との間には、抵抗４１
〜４５が接続されているので、スタブ１０、３１〜３４
で発生するリンギングを抑制することができる。

【００７８】また、インピーダンス回路８２〜８６は、
キャパシタ５２〜５６を抵抗４１〜４５の一部分８７〜
９１に並列に接続し、高域通過フィルタ特性を有するよ
うに構成されているので、伝送信号の高周波数成分の減
衰が抑制され、伝送信号が鈍ることによる遅延を抑制す
ることができる。

【００７９】また、抵抗４１〜４５のバス線１側の一部
分９５〜９９には、キャパシタ５２〜５６が並列に接続
されていないので、これら抵抗４１〜４５のバス線１側
の一部分９５〜９９により、キャパシタ５２〜５６を設
けることにより発生するオーバーシュート及びアンダー
シュートが抑制される。

【００８０】したがって、この第３実施例によれば、第
２実施例の場合と同様に、第１実施例以上に、伝送周波
数を高め、高速化を図ることができる。

【００８１】なお、インピーダンス回路８２〜８６の接
続方向を逆にすることもできるが、バス線１の寄生容量
は増加させないほうが良く、この点からすれば、図８に
示すような方向に接続することが好適である。

【００８２】また、この第３実施例は、終端抵抗２、３
の抵抗値Ｒ_TT＝２５〜７５Ω、抵抗４１〜４５の抵抗値
Ｒ_S＝２５〜１００Ω、キャパシタ５２〜５６の容量値
＝１０〜５０pＦの範囲で適用することが好適である。

【００８３】また、バス線１により伝送される信号の基
本成分周波数をｆ［Ｈz］、スタブ１０、３１〜３４の
長さをｄ［ｍ］とした場合、ｆ×ｄが、5×１０⁶を越え
る場合には、インピーダンス回路８２〜８６の効果は減
少するので、ｆ×ｄが、5×１０⁶以下の範囲で適用する
ことが好適である。

【００８４】第４実施例・・図１０〜図１２図１０は本発明の第４実施例の要部を示す回路図であ
り、本発明の第４実施例は、図１に示すインピーダンス
回路４７〜５１の代わりに、回路構成の異なるインピー
ダンス回路１０１〜１０５を接続し、その他について
は、図１に示す第１実施例と同様に構成したものであ
る。

【００８５】これらインピーダンス回路１０１〜１０５
は、回路的には、それぞれ、抵抗４１〜４５と、抵抗１
０６〜１１０との間に、分布定数回路を構成するような
キャパシタ１１１〜１１５を設けたものであり、例え
ば、インピーダンス回路１０１は、等価的には、図１１
に示すようになる。

【００８６】これらインピーダンス回路１０１〜１０５
は、例えば、図１２に概略的断面図を示すような一体化
されたインピーダンス素子として構成することができ
る。

【００８７】図１２中、１４１、１４２は電極、１４３
は絶縁体層、１４４、１４５は抵抗体層、１４６は誘電
体層であり、このインピーダンス素子を、例えば、イン
ピーダンス回路１０２に使用する場合には、抵抗体層１
４４は抵抗４２を構成し、抵抗体層１４５はダンピング
用の抵抗１０７を構成し、誘電体層１４６はキャパシタ
１１２を構成することになる。

【００８８】このインピーダンス素子は、電極１４１、
１４２の下端部１４１Ａ、１４２Ａを配線に半田付けす
ることにより、マザーボード又はメモリ・モジュール１
１〜１４に実装される。

【００８９】なお、電極１４１、１４２は、例えば、亜
鉛で構成することができ、絶縁体層１４３は、例えば、
アルミナ・セラミックで構成することができ、抵抗体層
１４４、１４５は、例えば、カーボンで構成することが
でき、誘電体層１４６は、例えば、チタン酸バリウム、
酸化チタン、ストロンチウム・チタン酸化物、ジルコン
酸チタン鉛で構成することができる。

【００９０】このように、この第４実施例によれば、ス
タブ１０、３１〜３４とバス線１との間には、抵抗４１
〜４５が接続されているので、スタブ１０、３１〜３４
で発生するリンギングを抑制することができる。

【００９１】また、インピーダンス回路１０１〜１０５
は、それぞれ、抵抗４１〜４５と、抵抗１０６〜１１０
との間に、分布定数回路を構成するようなキャパシタ１
１１〜１１５を設け、高域通過フィルタ特性を示すよう
に構成されているので、伝送信号の高周波数成分の減衰
が抑制され、伝送信号が鈍ることによる遅延を抑制する
ことができる。

【００９２】また、抵抗１０６〜１１０が設けられてい
るので、キャパシタ１１１〜１１５を設けることにより
発生するオーバーシュート及びアンダーシュートは、こ
れら抵抗１０６〜１１０により抑制される。

【００９３】したがって、この第４実施例によれば、第
２実施例の場合と同様に、第１実施例以上に、伝送周波
数を高め、高速化を図ることができる。

【００９４】なお、インピーダンス回路１０１〜１０５
の接続方向を逆にすることもできるが、バス線１の寄生
容量は増加させないほうが良く、この点からすれば、図
１０に示すような方向に接続することが好適である。

【００９５】また、バス線１により伝送される信号の基
本成分周波数をｆ［Ｈz］、スタブ１０、３１〜３４の
長さをｄ［ｍ］とした場合、ｆ×ｄが、5×１０⁶を越え
る場合には、インピーダンス回路１０１〜１０５の効果
は減少するので、、ｆ×ｄが、5×１０⁶以下の範囲で適
用することが好適である。

【００９６】第５実施例・・図１３図１３は本発明の第５実施例の要部を示す回路図であ
り、本発明の第５実施例は、インピーダンス回路４７を
パッケージ５に搭載し、その他については、図１に示す
第１実施例と同様に構成したものである。

【００９７】この第５実施例によっても、第１実施例と
同様に、伝送周波数を高め、高速化を図ることができ
る。

【００９８】第６実施例・・図１４図１４は本発明の第６実施例の要部を示す回路図であ
り、本発明の第６実施例は、インピーダンス回路６８を
パッケージ５に搭載し、その他については、図５に示す
第２実施例と同様に構成したものである。

【００９９】この第５実施例によっても、第２実施例と
同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１００】第７実施例・・図１５図１５は本発明の第７実施例の要部を示す回路図であ
り、本発明の第７実施例は、インピーダンス回路８２を
パッケージ５に搭載し、その他については、図８に示す
第３実施例と同様に構成したものである。

【０１０１】この第７実施例によっても、第３実施例と
同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１０２】第８実施例・・図１６図１６は本発明の第８実施例の要部を示す回路図であ
り、本発明の第８実施例は、インピーダンス回路１０１
をパッケージ５に搭載し、その他については、図１０に
示す第４実施例と同様に構成したものである。

【０１０３】この第８実施例によっても、第４実施例と
同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１０４】第９実施例・・図１７図１７は本発明の第９実施例の要部を示す回路図であ
り、本発明の第９実施例は、インピーダンス回路４７を
ＭＰＵ６に搭載し、その他については、図１に示す第１
実施例と同様に構成したものである。

【０１０５】この第９実施例においては、ＭＰＵ６の出
力信号をインピーダンス回路４７で変形させた波形とし
てバス線１に乗せることになるが、このようにする場合
には、ＭＰＵ６の本来の出力である矩形波ではなく、よ
り加速された出力信号がバス線１に与えられ、出力信号
が送信先の入力端子に届いたとき、本来の矩形波とな
る。

【０１０６】この第９実施例によっても、第１実施例と
同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１０７】第１０実施例・・図１８図１８は本発明の第１０実施例の要部を示す回路図であ
り、本発明の第１０実施例は、インピーダンス回路６８
をＭＰＵ６に搭載し、その他については、図５に示す第
２実施例と同様に構成したものである。

【０１０８】この第１０実施例においては、ＭＰＵ６の
出力信号をインピーダンス回路６８で変形させた波形と
してバス線１に乗せることになるが、このようにする場
合には、ＭＰＵ６の本来の出力である矩形波ではなく、
より加速された出力信号がバス線１に与えられ、出力信
号が送信先の入力端子に届いたとき、本来の矩形波とな
る。

【０１０９】この第１０実施例によっても、第２実施例
と同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１１０】第１１実施例・・図１９図１９は本発明の第１１実施例の要部を示す回路図であ
り、本発明の第１１実施例は、インピーダンス回路８２
をＭＰＵ６に搭載し、その他については、図８に示す第
３実施例と同様に構成したものである。

【０１１１】この第１１実施例においては、ＭＰＵ６の
出力信号をインピーダンス回路８２で変形させた波形と
してバス線１に乗せることになるが、このようにする場
合には、ＭＰＵ６の本来の出力である矩形波ではなく、
より加速された出力信号がバス線１に与えられ、出力信
号が送信先の入力端子に届いたとき、本来の矩形波とな
る。

【０１１２】この第１１実施例によっても、第３実施例
と同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１１３】第１２実施例・・図２０図２０は本発明の第１２実施例の要部を示す回路図であ
り、本発明の第１２実施例は、インピーダンス回路１０
１をＭＰＵ６に搭載し、その他については、図１０に示
す第４実施例と同様に構成したものである。

【０１１４】この第１２実施例においては、ＭＰＵ６の
出力信号をインピーダンス回路１０１で変形させた波形
としてバス線１に乗せることになるが、このようにする
場合には、ＭＰＵ６の本来の出力である矩形波ではな
く、より加速された出力信号がバス線１に与えられ、出
力信号が送信先の入力端子に届いたとき、本来の矩形波
となる。

【０１１５】この第１２実施例によっても、第４実施例
と同様に、伝送周波数を高め、高速化を図ることができ
る。

【０１１６】第１３実施例・・図２１図２１は本発明の第１３実施例の要部を示す回路図であ
り、本発明の第１３実施例は、インピーダンス回路４７
を設けず、スタブ１０をバス線１に直接に接続し、その
他については、図１に示す第１実施例と同様に構成した
ものである。

【０１１７】この第１３実施例においては、スタブ１０
が３ｃｍ以下であれば、第１実施例と同様に、伝送周波
数を高め、高速化を図ることができる。したがって、第
１実施例は、スタブ１０が３ｃｍ以上の場合に特に有効
である。

【０１１８】第１４実施例・・図２２図２２は本発明の第１４実施例の要部を示す回路図であ
り、本発明の第１４実施例は、インピーダンス回路６８
を設けず、スタブ１０をバス線１に直接に接続し、その
他については、図５に示す第２実施例と同様に構成した
ものである。

【０１１９】この第１４実施例においては、スタブ１０
が３ｃｍ以下であれば、第２実施例と同様に、伝送周波
数を高め、高速化を図ることができる。したがって、第
２実施例は、スタブ１０が３ｃｍ以上の場合に特に有効
である。

【０１２０】第１５実施例・・図２３図２３は本発明の第１５実施例の要部を示す回路図であ
り、本発明の第１５実施例は、インピーダンス回路８２
を設けず、スタブ１０をバス線１に直接に接続し、その
他については、図８に示す第３実施例と同様に構成した
ものである。

【０１２１】この第１５実施例においては、スタブ１０
が３ｃｍ以下であれば、第３実施例と同様に、伝送周波
数を高め、高速化を図ることができる。したがって、第
３実施例は、スタブ１０が３ｃｍ以上の場合に特に有効
である。

【０１２２】第１６実施例・・図２４図２４は本発明の第１６実施例の要部を示す回路図であ
り、本発明の第１６実施例は、インピーダンス回路１０
１を設けず、スタブ１０をバス線１に直接に接続し、そ
の他については、図１０に示す第４実施例と同様に構成
したものである。

【０１２３】この第１６実施例においては、スタブ１０
が３ｃｍ以下であれば、第４実施例と同様に、伝送周波
数を高め、高速化を図ることができる。したがって、第
４実施例は、スタブ１０が３ｃｍ以上の場合に特に有効
である。

【０１２４】図２などに示すインピーダンス素子の他の
適用例・・図２５図２５は図２、図６、図９及び図１２に示すインピーダ
ンス素子の他の適用例を示す図であり、図２５中、１１
７はマザーボードに形成されたアドレス（ＡＤＤ）用の
バス線である。

【０１２５】また、１１８はメモリ・モジュール１１に
実装されたドライバ、１１９はメモリ・モジュール１１
に実装された図２、図６、図９又は図１２に示すインピ
ーダンス素子である。

【０１２６】また、１２０はメモリ・モジュール１１に
形成されたアドレス信号用の配線、１２１〜１２３はＳ
ＤＲＡＭ１５とともにメモリ・モジュール１１に実装さ
れたＳＤＲＡＭである。

【０１２７】ここに、アドレス信号用の配線１２０に
は、リンギングを抑制するための抵抗は必要とされる
が、高域通過フィルタ特性を有する素子は、必ずしも、
必要とはされない。

【０１２８】しかし、第１実施例〜第１６実施例におい
て、データ信号用のスタブに使用するインピーダンス素
子を、リンギング抑制用の素子としてアドレス信号用の
配線１２０に使用することは可能であり、このようにす
る場合には、部品管理の容易性、製造工程の簡略化によ
る価格の低減化を図ることができる。

【０１２９】

【発明の効果】以上のように、本発明によれば、バス線
と、リンギングの発生を抑制する必要のあるスタブとの
間には、直列に接続された抵抗を含む、高域通過フィル
タ特性を有するインピーダンス回路を接続するという構
成を採用したことにより、リンギングの発生を抑制する
必要のあるスタブにおけるリンギングの発生を抑制する
ことができると共に、伝送信号の高周波数成分の減衰を
抑制し、伝送信号が鈍ることによる遅延を抑制すること
ができるので、伝送周波数を高め、高速化を図ることが
できる。

【図面の簡単な説明】

【図１】本発明の第１実施例の要部を示す回路図であ
る。

【図２】本発明の第１実施例が設けるインピーダンス回
路の構成例を示す概略的断面図である。

【図３】図２に示すインピーダンス素子の実装例を示す
概略的斜視図である。

【図４】本発明の第１実施例の効果を説明するための波
形図である。

【図５】本発明の第２実施例の要部を示す回路図であ
る。

【図６】本発明の第２実施例が設けるインピーダンス回
路の構成例を示す概略的断面図である。

【図７】本発明の第２実施例の効果を説明するための波
形図である。

【図８】本発明の第３実施例の要部を示す回路図であ
る。

【図９】本発明の第３実施例が設けるインピーダンス回
路の構成例を示す概略的断面図である。

【図１０】本発明の第４実施例の要部を示す回路図であ
る。

【図１１】本発明の第４実施例が設けるインピーダンス
回路の等価回路を示す図である。

【図１２】本発明の第４実施例が設けるインピーダンス
回路の構成例を示す概略的断面図である。

【図１３】本発明の第５実施例の要部を示す回路図であ
る。

【図１４】本発明の第６実施例の要部を示す回路図であ
る。

【図１５】本発明の第７実施例の要部を示す回路図であ
る。

【図１６】本発明の第８実施例の要部を示す回路図であ
る。

【図１７】本発明の第９実施例の要部を示す回路図であ
る。

【図１８】本発明の第１０実施例の要部を示す回路図で
ある。

【図１９】本発明の第１１実施例の要部を示す回路図で
ある。

【図２０】本発明の第１２実施例の要部を示す回路図で
ある。

【図２１】本発明の第１３実施例の要部を示す回路図で
ある。

【図２２】本発明の第１４実施例の要部を示す回路図で
ある。

【図２３】本発明の第１５実施例の要部を示す回路図で
ある。

【図２４】本発明の第１６実施例の要部を示す回路図で
ある。

【図２５】図２、図６、図９及び図１２に示すインピー
ダンス素子の他の適用例を示す図である。

【図２６】従来の電子装置の一例の要部を示す回路図で
ある。

【図２７】従来の電子装置の他の例の要部を示す回路図
である。

【図２８】図２７に示す従来の電子装置が有している問
題点を説明するための波形図である。

【符号の説明】

４７〜５１インピーダンス回路６８〜７２インピーダンス回路８２〜８６インピーダンス回路１０１〜１０５インピーダンス回路

Claims

【特許請求の範囲】

【請求項１】終端抵抗により終端されたバス線と、この
バス線の分岐路をなす複数のスタブと、これら複数のス
タブに信号入出力端子を接続された複数の半導体装置と
を有してなる電子装置において、前記バス線と、前記複
数のスタブのうち、リンギングの発生を抑制する必要の
あるスタブとの間には、直列に接続された抵抗を含む、
高域通過フィルタ特性を有するインピーダンス回路が接
続されていることを特徴とする電子装置。
【請求項２】前記バス線と前記リンギングの発生を抑制
する必要のあるスタブとの間に直列に接続された抵抗の
抵抗値は、前記リンギングの発生を抑制する必要のある
スタブと前記バス線との間のインピーダンス整合を図る
ことができる抵抗値とされていることを特徴とする請求
項１記載の電子装置。
【請求項３】前記インピーダンス回路は、前記バス線と
前記リンギングの発生を抑制する必要のあるスタブとの
間に直列に接続された抵抗に、キャパシタを並列接続し
て構成されていることを特徴とする請求項１又は２記載
の電子装置。
【請求項４】前記インピーダンス回路は、前記バス線と
前記リンギングの発生を抑制する必要のあるスタブとの
間に直列に接続された抵抗に、キャパシタとダンピング
用の抵抗との直列回路を並列接続して構成されているこ
とを特徴とする請求項１又は２記載の電子装置。
【請求項５】前記インピーダンス回路は、前記バス線と
前記リンギングの発生を抑制する必要のあるスタブとの
間に直列に接続された抵抗の一部分に、キャパシタを並
列接続して構成されていることを特徴とする請求項１又
は２記載の電子装置。
【請求項６】前記インピーダンス回路は、一端を前記バ
ス線に接続され、他端を電気的に開放とされた抵抗を設
けると共に、この抵抗と、前記バス線と前記リンギング
の発生を抑制する必要のあるスタブとの間に直列に接続
された抵抗との間に、分布定数回路を構成するキャパシ
タを設けて構成されていることを特徴とする請求項１又
は２記載の電子装置。
【請求項７】前記インピーダンス回路は、一体化された
素子として構成されていることを特徴とする請求項１、
２、３、４、５又は６記載の電子装置。
【請求項８】前記バス線により伝送される信号の基本成
分周波数をｆ［Ｈz］、前記リンギングの発生を抑制す
る必要のあるスタブの長さをｄ［ｍ］とした場合、ｆ×
ｄは、５×１０⁶以下であることを特徴とする請求項
１、２、３、４、５、６又は７記載の電子装置。
【請求項９】前記終端抵抗の抵抗値は、２５〜７５Ω、
前記バス線と前記リンギングの発生を抑制する必要のあ
るスタブとの間に直列に接続された抵抗の抵抗値は、２
５〜１００Ω、前記キャパシタの容量値は、１０〜５０
pＦであることを特徴とする請求項３、４、５、６、７
又は８記載の電子装置。
【請求項１０】前記終端抵抗の抵抗値は、２５〜７５
Ω、前記バス線と前記リンギングの発生を抑制する必要
のあるスタブとの間に直列に接続された抵抗の抵抗値
は、２５〜１００Ω、前記キャパシタの容量値は、１０
〜５０pＦ、前記ダンピング用の抵抗の抵抗値は、５〜
２０Ωであることを特徴とする請求項４記載の電子装
置。
【請求項１１】前記終端抵抗の抵抗値は、２５〜７５
Ω、前記バス線と前記リンギングの発生を抑制する必要
のあるスタブとの間に直列に接続された抵抗の抵抗値
は、２５〜１００Ω、前記キャパシタの容量値は、１０
〜５０pＦ、前記バス線と前記リンギングの発生を抑制
する必要のあるスタブとの間に直列に接続された抵抗の
うち、前記キャパシタが並列に接続されていない部分の
抵抗値は、５〜２０Ωであることを特徴とする請求項５
記載の電子装置。
【請求項１２】前記インピーダンス回路と同一の回路構
成を有するインピーダンス回路が、前記バス線と異なる
バス線を介して伝送される信号を前記半導体装置に伝送
するドライバの出力側に接続されていることを特徴とす
る請求項１、２、３、４、５、６、７、８、９、１０又
は１１記載の電子装置。
【請求項１３】終端抵抗により終端されたバス線が形成
されてなる基板に接続される電子装置であって、前記バ
ス線との接続部と、前記バス線の分岐路をなすスタブ
と、このスタブに信号入出力端子を接続された半導体装
置とを有すると共に、前記バス線との接続部と、前記ス
タブとの間には、直列に接続された抵抗を含む、高域通
過フィルタ特性を有するインピーダンス回路を接続し、
このインピーダンス回路を介して、前記スタブが前記バ
ス線に接続されるように構成されていることを特徴とす
る電子装置。
【請求項１４】前記バス線との接続部と前記スタブとの
間に直列に接続された抵抗の抵抗値は、前記スタブと前
記バス線との間のインピーダンス整合を図ることができ
る抵抗値とされていることを特徴とする請求項１３記載
の電子装置。
【請求項１５】前記インピーダンス回路は、前記バス線
との接続部と前記スタブとの間に直列に接続された抵抗
に、キャパシタを並列接続して構成されていることを特
徴とする請求項１３又は１４記載の電子装置。
【請求項１６】前記インピーダンス回路は、前記バス線
との接続部と前記スタブとの間に直列に接続された抵抗
に、キャパシタとダンピング用の抵抗との直列回路を並
列接続して構成されていることを特徴とする請求項１３
又は１４記載の電子装置。
【請求項１７】前記インピーダンス回路は、前記バス線
との接続部と前記スタブとの間に直列に接続された抵抗
の一部分に、キャパシタを並列接続して構成されている
ことを特徴とする請求項１３又は１４記載の電子装置。
【請求項１８】前記インピーダンス回路は、一端を前記
バス線との接続部に接続され、他端を電気的に開放とさ
れた抵抗を設けると共に、この抵抗と、前記バス線との
接続部と前記スタブとの間に直列に接続された抵抗との
間に、分布定数回路を構成するキャパシタを設けて構成
されていることを特徴とする請求項１３又は１４記載の
電子装置。
【請求項１９】前記インピーダンス回路は、一体化され
た素子として構成されていることを特徴とする請求項１
３、１４、１５、１６、１７又は１８記載の電子装置。
【請求項２０】前記バス線により伝送される信号の基本
成分周波数をｆ［Ｈz］、前記スタブの長さをｄ［ｍ］
とした場合、ｆ×ｄは、５×１０⁶以下であることを特
徴とする請求項１３、１４、１５、１６、１７、１８又
は１９記載の電子装置。
【請求項２１】前記バス線との接続部と前記スタブとの
間に直列に接続された抵抗の抵抗値は、２５〜１００
Ω、前記キャパシタの容量値は、１０〜５０pＦである
ことを特徴とする請求項１５、１６、１７、１８、１９
又は２０記載の電子装置。
【請求項２２】前記バス線との接続部と前記スタブとの
間に直列に接続された抵抗の抵抗値は、２５〜１００
Ω、前記キャパシタの容量値は、１０〜５０pＦ、前記
ダンピング用の抵抗の抵抗値は、５〜２０Ωであること
を特徴とする請求項１６記載の電子装置。
【請求項２３】前記バス線との接続部と前記スタブとの
間に直列に接続された抵抗の抵抗値は、２５〜１００
Ω、前記キャパシタの容量値は、１０〜５０pＦ、前記
バス線との接続部と前記スタブとの間に直列に接続され
た抵抗のうち、前記キャパシタが並列に接続されていな
い部分の抵抗値は、５〜２０Ωであることを特徴とする
請求項１７記載の電子装置。
【請求項２４】終端抵抗により終端されたバス線が形成
されている基板に接続される電子装置であって、前記バ
ス線の分岐路をなすスタブと、このスタブに信号入出力
端子を接続され、この信号入出力端子と出力回路部との
間に、直列に接続された抵抗を含む、高域通過フィルタ
特性を有するインピーダンス回路を接続してなる半導体
装置とを含んで構成されていることを特徴とする電子装
置。