KR100659218B1 - 임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법 - Google Patents

임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법 Download PDF

Info

Publication number
KR100659218B1
KR100659218B1 KR1019990029139A KR19990029139A KR100659218B1 KR 100659218 B1 KR100659218 B1 KR 100659218B1 KR 1019990029139 A KR1019990029139 A KR 1019990029139A KR 19990029139 A KR19990029139 A KR 19990029139A KR 100659218 B1 KR100659218 B1 KR 100659218B1
Authority
KR
South Korea
Prior art keywords
bus
impedance
expansion circuit
single main
elements
Prior art date
Application number
KR1019990029139A
Other languages
English (en)
Other versions
KR20000022667A (ko
Inventor
뀌앙 후앙
Original Assignee
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/259,903 external-priority patent/US6378024B1/en
Application filed by 소니 일렉트로닉스 인코포레이티드 filed Critical 소니 일렉트로닉스 인코포레이티드
Publication of KR20000022667A publication Critical patent/KR20000022667A/ko
Application granted granted Critical
Publication of KR100659218B1 publication Critical patent/KR100659218B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Abstract

장치 내에 축소된 개수의 제어 시스템 마이크로프로세서를 구비하기 위한 방법 및 기기. 하나의 실시 예에서, 본 발명은 단일 메인 시스템 마이크로프로세서를 포함한다. 이 실시 예는 임피던스 격리 확장 회로를 더 포함한다. 상기 단일 메인 시스템 마이크로프로세서와 상기 임피던스 격리 확장 회로는 버스를 사용하여 서로 결합된다. 이 실시 예에서, 상기 버스는 자체에 결합된 다수의 소자들을 구비한다. 나아가, 본 실시 예에서 복수의 제 2 소자들은, 상기 복수의 제 2소자들이 상기 버스에 직접 결합되지 않고 또한 복수의 제 2 소자들이 상기 버스 상에 임피던스 부하를 직접 유발하지 않도록 상기 임피던스 격리 확장 회로에 결합된다. 제 2 소자들이 버스 상에 직접적인 임피던스 부하 유발을 금지함으로써, 본 발명은 단일 메인 시스템 마이크로프로세서가 효율적으로 그리고 심각한 신호 왜곡 없이 동작하도록 허용한다. 그 결과로써, 단일 메인 시스템 마이크로프로세서는 장치가 다수의 소자들을 포함할 때에도 신뢰성 있고 안정성 있게 장치의 동작을 제어할 수 있다.

Description

임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축 마이크로프로세서 기기 및 방법{REDUCED MICROPROCESSOR APPARATUS AND METHOD FOR DEVICE CONTROL SYSTEM USING IMPEDANCE ISOLATING EXPANSION CIRCUIT}
도 1은 종래의 여러 개의 마이크로프로세서를 구비하는 예증적인 기존 고선명 TV(High Definition Television : HDTV) 시스템의 회로도.
도 2는 청구된 본 발명의 한 실시 예에 따라 단일 메인 시스템 마이크로프로세서를 구비하는 고선명 TV 시스템의 실시 예의 회로도.
도 3은 청구된 본 발명의 한 실시 예에 따라 임피던스 격리 확장 회로와 단일 메인 시스템 마이크로프로세서를 결합하는 버스에 어떤 소자들도 직접 연결되지 않는 실시 예의 회로도.
도 4는 청구된 본 발명의 한 실시 예에 따라 임피던스 격리 확장 회로와 단일 메인 시스템 마이크로프로세서를 접속하는 버스에 다수의 소자들이 직접 연결되는 실시 예의 회로도.
도 5a는 기존 단일 프로세서에 의해 제어되는 장치에 관한 신호 왜곡을 도시하는 도표.
도 5b는 청구된 본 발명의 한 실시 예에 따라 생성된 감축된 왜곡 제어 및 데이터 신호를 도시하는 도표.
도 6은 청구된 본 발명의 한 실시 예에 따라 시행되는 단계를 도시하는 흐름도.
<도면 주요 부분에 대한 부호의 설명>
100 : 기존의 HDTV 시스템
102 : 시스템 마이크로프로세서
132 : 버스 선로
104, 106, 108, 110, 112 : 서브 마이크로
200 : 본 발명에 따른 HDTV 시스템
202 : 메인 시스템 마이크로프로세서
204 : 임피던스 격리 확장 회로
205, 206 : 버스
본 발명은 일반적으로 가전 장치 분야에 관한 것이다. 더 자세하게 말하면, 본 발명은 단일 메인 시스템 마이크로프로세서를 구비하는 가전 장치에 관한 것이다.
부분적으로 최근에 반도체 및 초집적회로(very large-scale integrated circuit : VLSI) 기술의 급격한 발전으로 인하여, 가전 제품은 점차적으로 인기를 얻어 왔다. 현재 이들 인기 있는 가전 제품으로는 예를 들어 텔레비젼(televisions : TVs), 고선명 텔레비젼(high definition televisions : HDTV), 디지털 비디오 디스크(digital video disc : DVD) 재생기 등을 포함한다. 인기를 얻는 것과 더불어, 그러한 장치들은 역시 기술적으로 첨단화되고 있다. 예를 들어, 종래 기술 도 1은 기존 HDTV 시스템(100)에서 볼 수 있는 여러 개의 첨단 소자들을 도시한다. 종래 기술 도 1에 도시된 바와 같이, HDTV 시스템(100)은 다섯 개의 개별 서브(sub) 마이크로프로세서(서브 마이크로(104), 서브 마이크로(106), 서브 마이크로(108), 서브 마이크로(110), 및 서브 마이크로(112))에 결합되어 이들 서브 마이크로프로세서를 제어하는 시스템 프로세서를 포함한다. 다섯 개의 서브 마이크로(104, 106, 108, 110 및 112) 각각은 다수의 다른 HDTV 소자들을 제어한다. 예를 들어, 서브 마이크로(104)는 튜너(tuner) 소자(114)를 포함하는 튜너의 동작을 제어한다. 마찬가지로, 서브 마이크로(106)는 소자(116)를 통하여 HDTV 모니터 편향 동작을 제어한다. 서브 마이크로(108)는 온-스크린 디스플레이(on-screen display : OSD) 기능들을 OSD 장치(118)로 제어한다. 나아가, 서브 마이크로(110)는 소자(120)로 다중-영상 구동기(multi-image drivers : MID)를 제어한다. 뿐만 아니라, 서브 마이크로(112)는 소자(122)로 MUSE(일본 HDTV 표준) 기능들을 제어한다. 다양한 다른 소자{예, 오디오/비디오 스위치 소자(124), 오디오/비디오 프로세서 소자(126), 크로마 디코더(chroma decoder) 소자(128) 및 오토-와이드(auto-wide) 소자(130)}들은 중간에서 제어하는 서브 마이크로프로세서 없이 버스 선로(132)를 통하여 시스템 마이크로프로세서(102)에 결합된다는 것을 종래 기술 도 1로부터 역시 알 수 있을 것이다.
종래 기술 도 1의 기존 다중-프로세서 구조는 상기 다중 프로세서에 관련된 여러 개의 단점들을 갖는다. 그러한 단점들로는 예를 들어 다수의 마이크로프로세서를 사용함으로써 발생하는 상당한 설계 복잡성과 가격 상승을 포함한다. 따라서, 단 하나의 제어 마이크로프로세서를 사용하여 가전 제품(예 TV, HDTV, DVD 등)을 설계하려는 몇몇 시도가 있어 왔다. 그러한 단일 마이크로프로세서로 제어되는 시스템은 시스템 복잡도와 가격을 감축할 뿐만 아니라 시스템 제어 기능들의 통합을 증가시킨다. 그러나, 종래 기술의 단일 마이크로프로세서로 제어되는 시스템은 때때로 매우 강한 구동 능력을 갖는 강력한 시스템 마이크로프로세서를 요구한다. 매우 강한 구동 능력을 갖는 마이크로프로세서에 대한 상기 요구는 보다 강력하고 이에 따른 보다 비싼 마이크로프로세서의 사용을 필요로 한다. 이에 따라, 몇몇 종래 기술의 단일 마이크로프로세서로 제어되는 시스템은 다중 마이크로프로세서를 구비하는 기존 시스템과 거의 비슷하게 비쌀 것이다.
또 다른 결점으로, 다중 마이크로프로세서로 제어되는 시스템에서 사용되는 기존의 제어 기법은 단일 마이크로프로세서로 제어되는 시스템 설계에 적합하지 않을 것이다. 많은 종래 기술의 단일 마이크로프로세서로 제어되는 시스템에 있어서, 신호 왜곡은 중대한 문제이다. 종래 기술의 단일 마이크로프로세서로 제어되는 시스템에 관련된 신호 왜곡은 전형적으로 단일 시스템 마이크로프로세서의 불충분한 구동 능력이나 제어 버스 선로에 연결된 장치들이 너무 많이 구비됨으로써 유발된다. 다음에 대부분의 가전 제품의 전체적인 성능에 치명적인 신호 왜곡은 시스템 제어의 신뢰성과 안정성을 감소시킨다. 나아가, 신호 왜곡은 단일 마이크로프로세 서로 제어되는 장치로 서브 시스템의 통합하는 것을 역시 제한할 것이다.
따라서, 장치 내에 감축된 수의 시스템 마이크로프로세서를 구비하는 방법 및 기기에 대한 필요가 존재한다. 위에 나열된 필요를 충족시키고 상기 장치가 시스템 마이크로프로세서에 엄청나게 높은 구동 요구조건을 부과하지 않는 방법 및 기기에 대한 추가적인 필요가 존재한다. 상기 나열된 필요를 만족하면서 장치가 심각한 신호 왜곡으로부터 장애를 받지 않는 것을 만족시키는 방법 및 기기에 대한 또 다른 필요가 여전히 존재한다.
본 발명은 장치 내에 감축된 수의 시스템 마이크로프로세서를 구비하는 방법 및 기기를 제공한다. 나아가, 본 발명은 위에 나열된 목표를 달성하고 또한 상기 장치가 시스템 마이크로프로세서에 엄청나게 높은 구동 요구를 부과하지 않는 방법 및 기기를 제공한다. 본 발명은 위에 나열된 목표와 상기 장치가 심각한 신호 왜곡으로부터 장애를 받지 않는 것을 모두 만족하는 방법 및 기기를 더 제공한다.
하나의 실시 예에서, 본 발명은 단일 메인 시스템 마이크로프로세서를 포함한다. 이 실시 예는 임피던스 격리 확장 회로(impedance isolating expansion circuit)를 더 포함한다. 단일 메인 시스템 마이크로프로세서와 임피던스 격리 확장 회로는 버스를 사용하여 상호 결합된다. 본 실시 예에서, 다수의 소자는 다수의 소자가 상기 버스에 직접 연결되지 않고 또한 상기 다수의 소자가 상기 버스 상에 임피던스 부하를 직접 유발하지 않도록 임피던스 격리 확장 회로에 결합된다. 상기 소자들이 버스 상에 임피던스 부하를 유발하는 것을 금지함으로써, 본 발명은 단일 메인 시스템 마이크로프로세서가 효율적이면서 심각한 신호 왜곡 없이 동작되도록 허용한다. 본 실시 예에서, 버스는 그 자체에 결합된 복수의 제 2 소자들을 구비한다. 그 결과로, 단일 메인 시스템 마이크로프로세서는 장치들이 다수의 소자들을 포함하는 경우일지라도 신뢰성 있고 안정성 있게 장치의 동작을 제어할 수 있다.
다른 실시 예에서, 본 발명은 위에 설명된 실시 예의 특성을 포함하면서 단일 메인 시스템 마이크로프로세서를 임피던스 격리 확장 회로에 결합하는데 사용되는 버스가 I2C 버스인 특성을 상술한다. 유사한 방법으로, 또 다른 실시 예는 앞에 언급된 특징을 포함하면서, 또한 제 1 소자들이 I2C 버스를 사용하여 임피던스 격리 확장 회로에 결합되는 것을 기술한다.
본 발명의 이러한 장점들과 그 밖의 장점들은 다양한 도면에 도시된 바람직한 실시 예에 대한 아래 상세한 설명을 읽은 후에 당업자에게 자명하다는 것은 의문의 여지가 없을 것이다.
본 명세서에 포함되어 본 명세서의 일부를 이루는 첨부 도면은 본 발명의 실시 예를 도시하며, 설명과 함께 본 발명의 원리를 설명하는데 기여한다.
본 설명에서 참조된 도면들은 특별하게 언급되는 경우를 제외하고 실물 크기로 그려져 있지 않다는 점을 이해해야만 한다.
이제 본 발명의 바람직한 실시에 대한 언급이 자세하게 이루어질 것이고, 바람직한 실시의 예는 첨부 도면에서 도시된다. 본 발명은 상기 바람직한 실시 예와 연관하여 설명될 것이지만, 본 발명을 상기 실시 예에 한정하고자 하는 것이 아니라는 점은 이해될 것이다. 반대로, 본 발명은 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 사상과 범위 내에 포함되는 것으로서, 변경, 수정 및 등가물(equivalents)을 포함하고자 한다. 뿐만 아니라, 본 발명의 이하 세부 설명에서는, 다수의 특정 세부 사항들이 본 발명의 완벽한 이해를 제공하기 위하여 언급된다. 그러나 이러한 특별한 세부 설명이 없어도 본 발명이 실시될 것이라는 점은 당업자에게 자명할 것이다. 다른 사례에서는, 잘 알려진 방법, 절차, 소자 및 회로들은 본 발명의 취지를 불필요하게 저해하지 않도록 하기 위하여 자세하게 설명되지 않았다.
이제 도 2를 참조하면, 본 발명의 한 실시 예에 따르는 단일 메인 시스템 마이크로프로세서를 구비하는 HDTV 시스템(200)의 한 실시 예의 회로도가 도시되었다. 비록 아래 설명이 HDTV 시스템(200)에 특정되어 언급되겠지만, 그러한 실시 예는 본 발명이 아주 적합한 가전 제품의 한 유형의 예이다. 즉, 본 발명의 단일 메인 시스템 마이크로프로세서 구조는 예를 들면 TV, DVD 등과 같은 다른 다양한 가전 제품에 사용하기 매우 적합하다. 간결성과 명료성을 위해, 아래 설명은 본 발명의 HDTV 시스템(200) 실시 예에 초점을 맞출 것이다. 도 2의 실시 예에서, HDTV 시스템(200)은 단일 메인 시스템 마이크로프로세서(202)를 포함한다. 즉, 기존의 장치(예로서 종래 기술 도 1 참조)와는 달리, 본 실시 예는 HDTV 시스템(200)의 동작을 제어하기 위해 단 하나의 메인 시스템 마이크로프로세서를 갖는다.
계속해서 도 2를 참조하면, 본 실시 예의 시스템(200)은 임피던스 격리 확장 회로(204)를 더 포함한다. 임피던스 격리 확장 회로(204)는 버스(206)에 의해 단일 메인 시스템 마이크로프로세서(202)에 결합된다. 도 2에 도시된 바와 같이, 다수의 소자들이 임피던스 격리 확장 회로(204)에 결합된다. 본 실시 예에서, 버스(205)는 임피던스 격리 확장 회로를 앞서 언급된 다수의 소자들에 결합하기 위하여 사용된다. 상기 다수의 소자들로는 예를 들어 아날로그 튜너(208), 오디오 스위치(210), 비디오 스위치(212), 입체-콤필터(3D-com filter)(214), 오토 와이드 메인(auto wide main)(216), 크로마 디코더(218과 220), MID 장치(222, 224, 226, 228, 및 230), 디지털 편향 제어기(232), 디지털 아날로그 변환기(234), 및 동적 수렴(convergence) 소자(236과 238)를 포함한다. 그러므로, 본 발명에서 앞서 언급된 다수의 소자들은 버스(206)에 직접 연결되지 않는다. 즉, 종래 기술의 구조와는 달리, 본 발명에서, 임피던스 격리 확장 회로(204)는 메인 시스템 마이크로프로세서(202)가 결합된 버스에 다수의 소자들이 직접 결합하는 것을 배제한다. 그 결과로, 임피던스 격리 확장 회로(204)는 다수의 소자(208~238)들이 버스(206) 상에 임피던스 부하를 직접 유발하는 것을 예방한다. 따라서, 종래 기술의 단일 프로세서 장치와는 달리, 본 실시 예의 단일 메인 시스템 마이크로프로세서(202)는 엄청나게 높은 구동 요구가 거기에 생기지 않도록 한다. 그러므로, 본 발명에서, 임피던스 격리 확장 회로(204)는 다수의 소자들(208~238)이 버스(206) 상에 임피던스 부하를 직접 유발하는 것을 예방하며, 또한 임피던스 격리 확장 회로는 보다 강력하고, 이에 따라 보다 비싼 단일 메인 시스템 마이크로프로세서(202)에 대한 요구를 배제한다. 또한 비록 특정 소자들(208~238)이 본 실시 예에서 언급되었으나, 본 발명은 임피던스 격리 확장 회로(204)에 결합된 다른 다양한 개수 및/또는 유형의 소자들을 구비하기에 아주 적합하다.
계속해서 도 2를 참조하면, 본 실시 예에서, 몇몇 추가적인 소자(240, 242 및 244)는 버스(206)에 직접 결합된다. 추가적인 소자(246과 248)는 본 실시 예에서 단일 메인 시스템 마이크로프로세서(202)에 역시 결합된다. 비록 버스(206)에 직접 결합되어 있지만, 소자(240~244)는 버스(206) 상에 큰 임피던스 부하를 유발하지 않는다. 따라서, 도 2의 실시 예는 보다 강력하고 이에 따라 보다 비싼 마이크로프로세서의 사용을 필요로 하지 않는다. 그러므로, 선택적으로 몇 개의 소자(240~244)를 버스(206)에 직접 결합시키고, 그리고 다른 소자(208~238)들을 임피던스 격리 확장 회로(204)에 결합시킴으로써, 소자(208~238) 및 소자(240~244) 모두는 종래 기술의 단일 마이크로프로세서로 제어되는 시스템에 관련된 해로운 결과 없이 단일 메인 시스템 마이크로프로세서(202)에 의해 제어될 수 있다. 뿐만 아니라, 비록 추가적인 소자(240~244)가 본 실시 예에서 버스(206)에 직접 결합되어 있을 지라도, 본 발명은 어떤 소자들도 단일 메인 시스템 마이크로프로세서(202)를 임피던스 격리 확장 회로(204)에 결합하는 버스{예, 도 2의 실시 예의 버스(206)}에 직접 결합되지 않는 실시 예에 역시 매우 적합하다.
계속해서 도 2를 참조하면, 본 실시 예에서 버스(206)는 I2C 버스이다. 마찬가지로, 도 2의 실시 예에서, 버스(205)는 I2C 버스이다. 비록 이러한 버스들이 본 실시 예에서 사용되었지만, 본 발명은 버스(205)와 버스(206) 중 하나 또는 모두가 다른 I2C형이 아닌 버스의 실시 예에 매우 적합하다. 뿐만 아니라 도 2의 실시 예에서, 임피던스 격리 확장 회로(204)는 예를 들어 미국 캘리포니아주 서니베일에 있는 필립스 반도체로부터 구입 가능한 I2C 버스 IC 칩 회로 82B715와 같은 I2C 버스 IC 칩 회로이다. 다시 말해, 본 발명은 단일 메인 시스템 마이크로프로세서(202)를 소자가 유발하는 임피던스로부터 격리하는 다른 회로를 사용하는데도 역시 매우 적합하다.
도 2를 계속해서 참조하면, I2C 버스{예컨대, 버스(205)와 버스(206)}와 I2C 버스 확장 회로{예컨대, 임피던스 격리 확장 회로(204)}를 이용하는 실시 예에서, 몇몇 추가적인 요인들이 고려되어야만 한다. 즉, 단일 메인 시스템 마이크로프로세서(202)를 소자(208~238 및 240~244)에 의해 유발되는 임피던스로부터의 격리와 더불어, 몇 개의 다른 동작 제한범위(parameter)들이 달성되어야만 한다. 예를 들어, 그러한 실시 예에서, I2C 버스 선로의 임의 부분 상의 정전용량 부하는 400pF를 초과하지 않아야 한다. 따라서, 그러한 실시 예에서 임피던스 격리 확장 회로(204)가 너무 많은 소자들에 결합되지 않도록 보장하는 주의가 취해져야만 한다. 하나의 실시 예에서, 추가적인 I2C 버스 확장 회로가 사용된다. 그러한 실시 예에서, 제 2의 I2C 버스 확장 회로는 소자에 의해 유발되는 정전용량 부하를 분산시키기 위하여 자체에 결합된 몇 개의 소자들을 갖는다. 또한, I2C 버스{예컨대, 버스(205와 206)}와 I2C 버스 확장 회로{예컨대, 임피던스 격리 확장 회로(204)}를 사용하는 실시 예에서, 풀-업(pull-up) 저항(R2)(아래 도 3 및 도 4의 논의 참조) 상의 전류가 30 밀리암페어(㎃)를 초과할 수 없다.
다음에 도 3을 참조하면, 단일 메인 시스템 마이크로프로세서(202)가 I2C 버스(206)를 통하여 I2C 버스 확장 회로(204)에 결합된 본 발명의 한 실시 예(300)의 간략한 회로도가 도시되었다. 도 3의 실시 예에서, I2C 버스 확장 회로(204) 이외에 어떤 소자도 I2C 버스(206)에 직접 결합되지 않는다. 도 3의 실시 예에 도시된 바와 같이, 장치(1)에서 장치(N)까지로 표기된 다수의 소자(예, 집적회로 장치)들이 I2C 버스(205)를 통하여 I2C 버스 확장 회로(204)에 결합된다. 도 3의 실시 예에서, 3개의 풀-업 저항(302, 304, 및 306)이 각각 I2C 버스(206), I2C 버스 확장 회로(204), 및 I2C 버스(205)에 결합된 것을 도시하였다. 본 실시 예에서, 저항(302, 304, 및 306)의 값은 적절하게 선택되어져야만 한다. 즉, 저항(302, 304, 및 306)은 I2C 버스(205와 206) 및 I2C 버스 확장 회로(204) 상에서 요구되는 시상수(time-constants)가 보장될 수 있는 값이어야만 한다.
다음 논의는 저항(302, 304, 및 306)에 대한 적당한 값을 도출하는 하나의 방법을 자세하게 제시한다. 도 3의 시스템(300)은 본 실시 예에 대한 저항 값 계산을 명확하게 하기 위하여 3개의 구역으로 구분된다. 구역 1은 단일 메인 시스템 마이크로프로세서(202)와 I2C 버스(206)에 관련된 정전용량(capacitance) 값을 포함한다; 구역 2는 I2C 버스 확장 회로(204)의 내부에 있는 회로에 관련된 정전용량 값을 포함한다; 또한 구역 3은 I2C 버스(205)와 I2C 버스에 결합된 소자{즉, 장치(1~N)}들에 관련된 정전용량 값을 포함한다. 아래 계산에서, 장치(1~N)에 관련된 입력 정전용량은 평균적으로 5~10pF일 것으로 추정된다. 나아가, C1은 I2C 버스(206) 상에 나타나는 정전용량을 의미한다. 따라서, 시스템(300)의 저항(R1, R2, 및 R3)에 대한 계산은 아래와 같다:
구역-1에서:
R1=10-6/(C1*103)(㏀),
C1=C1-mci+C1-mcw+C1-expd(F)
단, C1-mci는 구역 1의 단일 메인 시스템 마이크로프로세서(202)의 입력에 의해 제공되는 정전용량이다; C1-mcw는 구역 1의 단일 메인 시스템 마이크로프로세서(202)의 배선에 의해 제공되는 정전용량이다; 또한 C1-expd는 구역 1의 I2C 버스 확장 회로(204)에 의해 제공되는 정전용량이다.
구역-2에서:
R2=1/(1/R'2+10*(1/R1+1/R3))(㏀).
R'2=10-6/(C2*103)(㏀),
C2=C2-estim(F),
IR2max=4.6/R2(㎃) {단, IR2max<30 ㎃]
단, IR2max는 구역 2의 저항(304)을 통과하는 최대 전류이다; 또한 C2-estim는 I2C 버스 확장 회로(204) 내부의 추정 정전용량 값이다.
구역-3에서:
R3=10-6/(C3*103)(㏀),
C3=C3-ici+C3-icw+C3-expd(F),
C3-ici/icw= (IC No.)Z-3*Cic-input/wiring(F)
단, C3-ici는 구역 3의 장치(1~N)의 입력에 의해 제공되는 정전용량이다; C3-icw는 구역 3의 장치(1~N)의 배선에 의해 제공되는 정전용량이다; C3-expd는 구역 3의 I2C 버스 확장 회로(204)에 의해 제공되는 정전용량이다; 또한 (IC No.)Z-3은 구역 3의 총 IC 개수이다.
본 실시 예에서, 단일 메인 시스템 마이크로프로세서(202)에 의해 도시된 것처럼, I2C 버스 확장 회로는 입력 정전용량(예 5~10pF) 관점에서 하나의 기존 소자와 등가이다. 그러므로, 본 실시 예는 단일 메인 시스템 마이크로프로세서(202)에 의해 제어되는 소자의 최대 개수를 종래 기술에 비해 적어도 5배 증가시킨다.
다음에 도 4를 참조하면, 단일 메인 시스템 마이크로프로세서(202)가 I2C 버스(206)를 통하여 I2C 버스 확장 회로(204)에 결합된 본 발명의 다른 실시 예의 간략화된 회로도가 도시된다. 뿐만 아니라, 도 4의 실시 예에서, I2C 버스 확장 회로(204) 이외에 추가적인 소자{예컨대, 장치(1'~M')}들이 I2C 버스(206)에 직접 결합된다. 도 4의 실시 예에서, 3개의 풀-업 저항(402,404, 및 406)이 각각 I2C 버스(206), I2C 버스 확장 회로(204), 및 I2C 버스(205)에 결합된 것을 도시한다. 또 다시 말하자면, 본 실시 예에서, 저항(402,404, 및 406)에 대한 값들은 적절하게 선택되어야만 한다. 즉, 저항(402,404, 및 406)은 I2C 버스(205와 206) 및 I2C 버스 확장 회로(204) 상에서 요구되는 시상수가 보장될 수 있는 값이어야만 한다.
아래 논의는 저항(402,404, 및 406)에 대한 적절한 값을 도출하는 하나의 방법을 상세하게 제공한다. 도 3의 실시 예에서와 같이, 도 4의 시스템(400)은 본 실시 예에 대한 저항 값 계산을 명확하게 하기 위하여 3개의 구역으로 구분된다. 구역 1은 단일 메인 시스템 마이크로프로세서(202), 단일 메인 시스템 마이크로프로세서에 결합된 소자들{예컨대, 장치(1'~M')}, 및 I2C 버스(206)에 관련된 정전용량 값을 포함한다; 구역 2는 I2C 버스 확장 회로(204)의 내부에 있는 회로에 관련된 정전용량 값을 포함한다; 또한 구역 3은 I2C 버스(205)와 I2C 버스에 결합된 소자{예컨대, 장치(1~N)}들에 관련된 정전용량 값을 포함한다. 아래 계산에서, 장치(1~N)와 장치(1'~M')에 관련된 입력 정전용량은 평균적으로 5~10pF일 것으로 추정된다. 나아가, C1은 I2C 버스(206) 상에 나타나는 정전용량을 의미한다. 따라서, 시스템(400)의 저항(R1, R2, 및 R3)에 대한 계산은 아래와 같다:
구역-1에서:
R1=10-6/(C1*103)(㏀),
C1=C1-mci+C1-mcw+C1-ici+C1-icw+C1-expd(F)
C1-ici/icw= (IC No.)Z-1*Cic-input/wiring)(F)
단, C1-mci는 구역 1의 단일 메인 시스템 마이크로프로세서(202)의 입력에 의해 제공되는 정전용량이다; C1-mcw는 구역 1의 단일 메인 시스템 마이크로프로세서(202)의 배선에 의해 제공되는 정전용량이다; C1-ici는 구역 1의 장치(1'~M')의 입력에 의해 제공되는 정전용량이다; C1-icw는 구역 1의 장치(1'~M')의 배선에 의해 제공되는 정전용량이다; C1-expd는 구역 1의 I2C 버스 확장 회로(204)에 의해 제공되는 정전용량이다; Cic-input/wiring은 구역 1의 장치(1'~M')의 입력과 배선에 의해 제공되는 정전용량이다; 또한 (IC No.)Z-1은 구역 1의 총 IC 개수이다.
구역-2에서:
R2=1/(1/R'2+10*(1/R1+1/R3))(㏀).
R'2=10-6/(C2*103)(㏀),
C2=C2-estim(F),
IR2max=4.6/R2(㎃) {단, IR2max≤30 ㎃]
단, IR2max는 구역 2의 저항(404)을 통과하는 최대 전류이다; 또한 C2-estim는 I2C 버스 확장 회로(204) 내부의 추정 정전용량 값이다.
구역-3에서:
R3=10-6/(C3*103)(㏀),
C3=C3-ici+C3-icw+C3-expd(F),
C3-ici/icw= (IC No.)Z-3*Cic-input/wiring)(F)
단, C3-ici는 구역 3의 장치(1~N)의 입력에 의해 제공되는 정전용량이다; C3-icw 는 구역 3의 장치(1~N)의 배선에 의해 제공되는 정전용량이다; C3-expd는 구역 3의 I2C 버스 확장 회로(204)에 의해 제공되는 정전용량이다; Cic-input/wiring은 구역 3의 장치(1~N)의 입력과 배선에 의해 제공되는 정전용량이다; 또한 (IC No.)Z-3은 구역 3의 총 IC 개수이다.
도 4의 실시 예에서, 다른 소자들{예컨대, 장치(1~N)}이 I2C 버스 확장 회로(204)를 통해 버퍼(buffer)되는데 비해, 몇몇 소자들{예컨대, 장치(1'~M')}은 직접 제어된다. 그러한 한 실시 예에 있어서, 17개의 부가적인 장치들이 I2C 버스 확장 회로(204)에 직접 결합되는데 비해, 7개의 소자들은 I2C 버스(206)에 직접 결합되었다. 따라서, 본 실시 예는 기존의 단일 메인 시스템 마이크로프로세서(202)의 구동 능력을 완전하게 이용하면서도, 동시에 전력 소모를 최소로 줄인다.
이제 도 5a와 도 5b를 참조하면, 본 발명에 관련된 이점을 나타내는 도표가 도시된다. 도 5a는 종래 기술의 단일 마이크로프로세서 시스템의 I2C 버스로부터 측정된 클록(CLK) 파형과 데이터(DAT) 파형을 도시한다. 도표(500)를 생성하기 위하여 사용된 종래 기술의 장치에서, 총 23개의 소자는 단일 마이크로프로세서에 의해 직접 제어되었다. 도 5a에서 보여주는 바와 같이, 웨이브 피크(wave peak)(502와 504)는 원하는 직각(square) 파형이 아니다. 즉, 종래 기술의 단일 마이크로프로세서 시스템에 관련된 신호 왜곡은 원하지 않는 톱니 같은 형태의 파형을 얻도록 한다.
도 5b는 본 발명에 따라 마이크로프로세서에 결합된 임피던스 격리 확장 회로(204)를 구비하는 단일 메인 시스템 마이크로프로세서(202)의 한 실시 예의 I2C 버스로부터 측정된 클록(CLK) 파형과 데이터(DAT) 파형을 도시한다. 다시 한번 더 말하자면, 발명의 본 실시 예에서, 총 23개의 소자들은 단일 메인 시스템 마이크로프로세서(202)와 I2C 버스 확장 회로(204)에 의해 제어되었다. 도 5b에 도시된 바와 같이, 웨이브 피크(508과 510)는 기대 이상의 직각인 파형을 갖는다. 즉, 본 발명은 종래 기술의 단일 마이크로프로세서 시스템에 관련된 신호 왜곡을 상당히 제거한다.
도 6을 이제 참조하면, 본 발명의 한 실시 예에 따라 시행되는 단계를 갖는 흐름도(600)가 도시된다. 아래 단계들은 도 6의 단계들을 더 명확하게 하기 위하여 도 2의 요소들을 종종 참조하여 설명될 것이다. 단계(602)에서 보여주는 바와 같이, 본 실시 예는 단일 메인 시스템 마이크로프로세서(202)를 우선 제공한다.
단계(602)에서, 본 실시 예는 임피던스 격리 확장 회로(204)를 단일 메인 시스템 마이크로프로세서(202)에 결합하기 위하여 버스(206)를 사용한다. 위에서 언급된 바와 같이, 본 발명의 한 실시 예에서 버스(206)는 I2C 버스이다. 다른 실시 예에서, 추가적인 소자들(240, 242, 및 244)은 버스(206)에 직접 결합된다.
다음 단계(604)에서, 본 실시 예는 소자들{예컨대, 소자(208~238)}이 버스(206)에 직접 결합되지 않고, 또한 소자(208~238)가 버스(206) 상에 임피던스 부하를 유발하지 않도록 소자(208~238)를 임피던스 격리 확장 회로(204)에 결합한다. 실시 예의 단계(604)에서, I2C 버스(205)는 소자(208~238)를 임피던스 격리 확장 회로(204)에 결합하기 위하여 사용된다. 그렇게 함으로써, 본 발명은 단일 메인 시스템 마이크로프로세서(202)가 효율적으로, 그리고 신호를 심각하게 왜곡하지 않으면서 동작하도록 허용한다. 그 결과로 단일 메인 시스템 마이크로프로세서는 상기 장치가 다수의 소자들을 포함하더라도 장치(예, TV, HDTV, DVD 재생기, 또는 기타 가전 장치)의 동작을 신뢰성 있고 안정적으로 제어할 수 있다.
따라서, 본 발명은 장치 내에 감축된 수의 시스템 마이크로프로세서를 구비하는 방법과 기기를 제공한다. 나아가, 본 발명은 상기 나열된 목적을 달성하며, 상기 장치가 상기 시스템 마이크로프로세서 상에 엄청나게 높은 구동 요구를 부과하지 않는 방법과 기기를 제공한다. 본 발명은 상기 나열된 목적과 심각한 신호 왜곡으로부터 장애를 받지 않는 장치를 달성하는 방법과 기기를 더 제공한다.
본 발명의 특별한 실시 예에 대한 이제까지의 설명은 도시와 설명을 목적으로 제공되었다. 상기 설명은 소모적이거나 본 발명을 개시된 그대로의 형태로 제한하고자 의도하는 것이 아니며, 위의 설명으로부터 다수의 변경과 변형은 명백하게 가능할 것이다. 상기 실시 예는 본 발명의 원리와 그 실제적인 응용을 가장 잘 설명하고, 그럼으로써 당업자가 본 발명과 다양한 실시 예를 예상되는 특수 용도에 적합한 다양한 변경에 가장 잘 이용할 수 있도록 하기 위해 선택되고 기술되었다. 본 발명의 범위는 본 명세서에 첨부된 청구항과 그 등가에 의해 정의되도록 의도되었다.

Claims (36)

  1. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기에 있어서,
    단일 메인 시스템 마이크로프로세서와,
    임피던스 격리 확장 회로와,
    상기 단일 메인 시스템 마이크로프로세서를 상기 임피던스 격리 확장 회로에 결합시키는 버스, 및
    상기 버스에 직접 결합되지 않고 또한 상기 버스 상에 임피던스 부하를 유발하지 않도록 상기 임피던스 격리 확장 회로에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  2. 제 1항에 있어서, 상기 버스에 결합되는 제 2 소자를 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 1 소자를 상기 임피던스 격리 확장 회로에 결합하는 제 2 버스를 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  4. 제 1항 또는 제 2항에 있어서, 상기 버스는 I2C 버스인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  5. 제 3항에 있어서, 상기 제 2 버스는 I2C 버스인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  6. 제 1항 또는 제 2항에 있어서, 상기 임피던스 격리 확장 회로는 I2C 버스 확장 회로인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  7. 제 1항 또는 제 2항에 있어서, 상기 임피던스 격리 확장 회로에 결합된 복수의 상기 제 1 소자들과 상기 버스에 결합된 복수의 상기 제 2 소자들을 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  8. 제 1항 또는 제 2항에 있어서, 상기 기기는 가전 제품인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  9. 제 1항 또는 제 2항에 있어서, 상기 기기는 고선명 TV(high definition television : HDTV) 시스템인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  10. 제 1항 또는 제 2항에 있어서, 상기 기기는 디지털 비디오 디스크(digital video disc : DVD) 시스템인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  11. 단일 메인 시스템 마이크로프로세서를 사용하여 장치를 제어하는 방법에 있어서,
    a) 단일 메인 시스템 마이크로프로세서를 제공하는 단계와,
    b) 임피던스 격리 확장 회로를 상기 단일 메인 시스템 마이크로프로세서에 결합하기 위하여 버스를 사용하는 단계, 및
    c) 제 1 소자들이 상기 버스에 직접 결합되지 않고, 또한 상기 제 1 소자들이 상기 버스 상에 임피던스 부하를 직접 유발하지 않도록 상기 제 1소자들을 상기 임피던스 격리 확장 회로에 결합하는 단계를 포함하는 제어 방법.
  12. 제 11항에 있어서, 상기 단계 b)는 상기 임피던스 격리 확장 회로를 상기 단일 메인 시스템 마이크로프로세서에 결합하기 위하여 I2C 버스를 사용하는 것을 포함하는 제어 방법.
  13. 제 11항 또는 제 12항에 있어서, 상기 단계 c)는 상기 제 1 소자를 상기 임피던스 격리 확장 회로에 결합하기 위하여 I2C 버스를 사용한 것을 포함하는 제어 방법.
  14. 제 11항 또는 제 12항에 있어서, 상기 단계 c)는 복수의 상기 제 1 소자들을 상기 임피던스 격리 확장 회로에 결합하는 것을 포함하는 제어 방법.
  15. 제 11항 또는 제 12항에 있어서, d) 제 2 소자를 상기 버스에 결합하는 단계를 더 포함하는 제어 방법.
  16. 제 15항에 있어서, 상기 단계 d)는 상기 제 2 소자를 I2C 버스에 결합하는 것을 포함하는 제어 방법.
  17. 제 15항에 있어서, 상기 단계 d)는 복수의 상기 제 2 소자들을 상기 버스에 결합하는 것을 포함하는 제어 방법.
  18. 제 11항 또는 제 12항에 있어서, 상기 기기는 가전 제품인 제어 방법.
  19. 제 11항 또는 제 12항에 있어서, 상기 기기는 고선명 TV(HDTV) 시스템인 제어 방법.
  20. 제 11항 또는 제 12항에 있어서, 상기 기기는 디지털 비디오 디스크(DVD) 시스템인 제어 방법.
  21. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기에 있어서,
    상기 기기의 동작을 제어하기 위한 단일 메인 처리 수단과,
    임피던스 격리하기 위한 수단과,
    상기 단일 메인 처리 수단을 상기 임피던스 격리 수단에 결합하기 위한 버스 수단과,
    상기 버스 수단에 직접 결합되지 않고 상기 버스 수단 상에 임피던스 부하를 직접 유발하지 않도록 상기 임피던스 격리 수단에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  22. 제 21항에 있어서, 상기 버스 수단은 I2C 버스가 포함된, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  23. 제 21항 또는 제 22항에 있어서, 상기 임피던스 격리 수단은 I2C 버스 확장 회로인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  24. 제 21항 또는 제 22항에 있어서, 상기 제 1 소자를 상기 임피던스 격리 수단에 결합하기 위한 제 2 버스 수단을 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  25. 제 24항에 있어서, 상기 제 2 버스 수단은 I2C 버스가 포함된, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  26. 제 21항 또는 제 22항에 있어서, 상기 버스 수단에 결합된 제 2 소자를 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  27. 제 21항 또는 제 22항에 있어서, 상기 임피던스 격리 수단에 결합된 복수의 상기 제 1 소자들과 상기 버스 수단에 결합된 복수의 상기 제 2 소자들을 더 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  28. 제 21항 또는 제 22항에 있어서, 상기 기기는 가전 제품인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  29. 제 21항 또는 제 22항에 있어서, 상기 기기는 고선명 TV(HDTV) 시스템인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  30. 제 21항 또는 제 22항에 있어서, 상기 기기는 디지털 비디오 디스크(DVD) 시스템인, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  31. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 가전 제품에 있어서,
    단일 메인 시스템 마이크로프로세서와,
    임피던스 격리 I2C 버스 확장 회로와,
    상기 단일 메인 시스템 마이크로프로세서를 상기 임피던스 격리 I2C 버스 확장 회로에 결합시키는 버스, 및
    상기 I2C 버스에 직접 결합되지 않고 또한 상기 버스 I2C 버스 상에 임피던스 부하를 유발하지 않도록 상기 임피던스 격리 I2C 버스 확장 회로에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 가전 제품.
  32. 단일 메인 시스템 마이크로프로세서를 사용하여 가전 제품을 제어하는 방법에 있어서,
    a) 단일 메인 시스템 마이크로프로세서를 제공하는 단계와,
    b) 임피던스 격리 I2C 버스 확장 회로를 상기 단일 메인 시스템 마이크로프로세서에 결합하기 위하여 I2C 버스를 사용하는 단계, 및
    c) 제 1 소자들이 상기 I2C 버스에 직접 결합되지 않고, 또한 상기 제 1 소자들이 상기 I2C 버스 상에 임피던스 부하를 직접 유발하지 않도록 상기 제 1소자들을 상기 임피던스 격리 I2C 버스 확장 회로에 결합하는 단계를 포함하는 제어 방법.
  33. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 가전 제품에 있어서,
    상기 가전 제품의 동작을 제어하기 위한 단일 메인 처리 수단과,
    임피던스 격리하기 위한 I2C 버스 확장 회로 수단과,
    상기 단일 메인 처리 수단을 임피던스 격리하기 위한 상기 I2C 버스 확장 회로 수단에 결합하기 위한 I2C 버스 수단과,
    상기 I2C 버스 수단에 직접 결합되지 않고 상기 I2C 버스 수단 상에 임피던스 부하를 직접 유발하지 않도록 임피던스 격리하기 위한 상기 I2C 버스 확장 회로 수단에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 가전 제품.
  34. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기에 있어서,
    단일 메인 시스템 마이크로프로세서와,
    임피던스 격리 확장 회로와,
    상기 단일 메인 시스템 마이크로프로세서를 상기 임피던스 격리 확장 회로에 결합시키는 버스, 및
    상기 임피던스 격리 확장 회로를 통해 상기 버스에 결합되도록 상기 임피던스 격리 확장 회로에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
  35. 단일 메인 시스템 마이크로프로세서를 사용하여 장치를 제어하는 방법에 있어서,
    a) 단일 메인 시스템 마이크로프로세서를 제공하는 단계와,
    b) 임피던스 격리 확장 회로를 상기 단일 메인 시스템 마이크로프로세서에 결합하기 위하여 버스를 사용하는 단계, 및
    c) 제 1 소자들이 상기 버스에 직접 결합되지 않고, 또한 상기 제 1 소자들이 상기 버스 상에 임피던스 부하를 직접 유발하지 않도록 상기 제 1소자들을 상기 임피던스 격리 확장 회로에 결합하는 단계를 포함하는 제어 방법.
  36. 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기에 있어서,
    상기 기기의 동작을 제어하기 위한 단일 메인 처리 수단과,
    임피던스 격리하기 위한 수단과,
    상기 단일 메인 처리 수단을 상기 임피던스 격리 수단에 결합하기 위한 버스 수단과,
    상기 버스 수단에 직접 결합되지 않고 상기 버스 수단 상에 임피던스 부하를 직접 유발하지 않도록 상기 임피던스 격리 수단에 결합된 제 1 소자를 포함하는, 감축된 수의 제어 시스템 마이크로프로세서를 구비하는 기기.
KR1019990029139A 1998-09-03 1999-07-19 임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법 KR100659218B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9920998P 1998-09-03 1998-09-03
US60/099,209 1998-09-03
US09/259,903 1999-02-26
US9/259,903 1999-02-26
US09/259,903 US6378024B1 (en) 1999-02-26 1999-02-26 Reduced microprocessor apparatus and method for device control system using impedance isolating expansion circuit

Publications (2)

Publication Number Publication Date
KR20000022667A KR20000022667A (ko) 2000-04-25
KR100659218B1 true KR100659218B1 (ko) 2006-12-20

Family

ID=26795769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029139A KR100659218B1 (ko) 1998-09-03 1999-07-19 임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법

Country Status (4)

Country Link
EP (1) EP0984623A3 (ko)
JP (1) JP2000172631A (ko)
KR (1) KR100659218B1 (ko)
CN (1) CN1192306C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452011C (zh) * 2005-10-18 2009-01-14 威盛电子股份有限公司 在总线上致能多处理器环境的装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287464A (en) * 1990-10-24 1994-02-15 Zilog, Inc. Semiconductor multi-device system with logic means for controlling the operational mode of a set of input/output data bus drivers
US5428800A (en) * 1991-10-30 1995-06-27 I-Cube, Inc. Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch
JPH07321828A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 電子装置
KR950033881A (ko) * 1994-05-20 1995-12-26 세끼자와 다다시 버스를 통하여 신호를 전송하기 위한 전자회로 장치 및 소정의 안정전압을 발생하기 위한 반도체 장치
WO1997022184A2 (en) * 1995-12-11 1997-06-19 Philips Electronics N.V. Bi-directional signal transmission system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341131A (en) * 1991-03-29 1994-08-23 Hitachi, Ltd. Communications system and a system control method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287464A (en) * 1990-10-24 1994-02-15 Zilog, Inc. Semiconductor multi-device system with logic means for controlling the operational mode of a set of input/output data bus drivers
US5428800A (en) * 1991-10-30 1995-06-27 I-Cube, Inc. Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch
JPH07321828A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 電子装置
KR950033881A (ko) * 1994-05-20 1995-12-26 세끼자와 다다시 버스를 통하여 신호를 전송하기 위한 전자회로 장치 및 소정의 안정전압을 발생하기 위한 반도체 장치
WO1997022184A2 (en) * 1995-12-11 1997-06-19 Philips Electronics N.V. Bi-directional signal transmission system
KR19980702125A (ko) * 1995-12-11 1998-07-15 요트.게.아.롤페즈 양방향 신호 전송 시스템

Also Published As

Publication number Publication date
CN1192306C (zh) 2005-03-09
EP0984623A2 (en) 2000-03-08
EP0984623A3 (en) 2001-05-02
JP2000172631A (ja) 2000-06-23
KR20000022667A (ko) 2000-04-25
CN1274885A (zh) 2000-11-29

Similar Documents

Publication Publication Date Title
EP1782224B1 (en) Apparatus and method for enabling digital and analog data communication over a data bus
KR0148018B1 (ko) 텔레비젼 신호 스위칭 시스템
RU2649764C2 (ru) Обнаружение периферийного usb-устройства на шине, не снабженной мощностью
WO1998016887A1 (en) Method of switching video source transferred by using zv port, and computer system using the method
US6040712A (en) Apparatus and method for protecting a circuit during a hot socket condition
US6944695B1 (en) Method and apparatus for connecting devices to a bus
EP1067660A2 (en) Single gate oxide high to low level converter circuit with overvoltage protection
KR100659218B1 (ko) 임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법
US7006161B2 (en) Bus operation with integrated circuits in an unpowered state
US6757398B2 (en) System and method for sensing a sound system
US6378024B1 (en) Reduced microprocessor apparatus and method for device control system using impedance isolating expansion circuit
KR100975931B1 (ko) 비디오 시스템 및 비디오 시스템을 동작시키는 방법
US20030001610A1 (en) Bus termination scheme for flexible uni-processor and dual processor platforms
US6279145B1 (en) Apparatus and method for isolating noisy signals in an integrated circuit
US20020021597A1 (en) Semiconductor integrated circuit device
US7139924B2 (en) IDE control device suitable for supplying a plurality of requested clock signals to various hard discs
EP1196995B1 (en) Tristate circuit for power up conditions
CN1407793A (zh) 利用自动传感装置和仿真装置的视频信号的扩展转换
KR20070037561A (ko) 데이터 버스를 위한 능동 풀업 장치
US20040139243A1 (en) Identification information acquisition apparatus, identification information output apparatus, identification system, and identification information acquisition method and program
JP4329413B2 (ja) 分配回路、および、信号処理装置
US20030070023A1 (en) Method for control of codecs in PC riser card architectures
EP1394663A1 (en) Appliance with a software reset
JP2002077744A (ja) 映像表示装置及び記録媒体
US20080276013A1 (en) Semiconductor Integrated Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee