KR20070037561A - 데이터 버스를 위한 능동 풀업 장치 - Google Patents

데이터 버스를 위한 능동 풀업 장치 Download PDF

Info

Publication number
KR20070037561A
KR20070037561A KR1020067003643A KR20067003643A KR20070037561A KR 20070037561 A KR20070037561 A KR 20070037561A KR 1020067003643 A KR1020067003643 A KR 1020067003643A KR 20067003643 A KR20067003643 A KR 20067003643A KR 20070037561 A KR20070037561 A KR 20070037561A
Authority
KR
South Korea
Prior art keywords
mode
power source
data bus
transistor
resistor
Prior art date
Application number
KR1020067003643A
Other languages
English (en)
Other versions
KR101129006B1 (ko
Inventor
윌리엄 존 테스틴
데이빗 진 노벅
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20070037561A publication Critical patent/KR20070037561A/ko
Application granted granted Critical
Publication of KR101129006B1 publication Critical patent/KR101129006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Abstract

본 발명은 하위시스템 내에 일체로 된 풀업 저항(integral pull up resistor)에 의해 영향받지 않는 데이터 버스 라인을 위한 능동 풀업 구성에 대한 것이다. 본 출원은 일반적으로 복수의 전원 레벨 및 데이터 버스를 포함하는 디지털 시스템에 대한 것이다. 더욱 구체적으로는, 본 발명은, 일정 버스 또는 라인의 자동 충전을 필요로 하는, 공통 버스에 의해 연결되는 하위시스템을 포함하는 디지털 시스템에 대한 것이다. I2C를 사용하고 본 발명의 예시적인 실시예에 따른 본 발명을 사용하는 텔레비전 신호 처리 장치에서, 제1 디바이스가 제1 동작 모드에서 동작하고 제2 디바이스가 제2 동작 모드에서 동작하되, 제1 회로와 제2 회로는 모두 I2C에 의해 연결되며, 능동 풀업을 필요로 하는 상기 각각의 데이터 버스 라인은 제1 디바이스 내에 통합된 제1 저항을 통해 제1 전원에 연결되고 상기 제2 디바이스 내에 통합된 제2 저항을 통해 제2 전원에 연결된다. 제1 저항은 제2 동작 모드 동안에 제1 전원으로부터 전기적으로 절연되고 제2 동작 모드 동안에 제1 전원에 전기적으로 연결된다.

Description

데이터 버스를 위한 능동 풀업 장치{ACTIVE PULL UP APPARATUS FOR A DATA BUS}
본 출원은 일반적으로 복수의 전원 레벨 및 데이터 버스를 포함하는 디지털 시스템에 대한 것이다. 더욱 구체적으로는, 본 발명은, 일정 버스 또는 라인의 자동 충전을 필요로 하는, 공통 버스에 의해 연결되는 하위시스템을 포함하는 디지털 시스템에 대한 것이다.
본 출원은 일반적으로 복수의 전원 레벨, 작동 모드 및 적어도 하나의 데이터 버스를 포함하는 디지털 시스템에 대한 것이다. 텔레비전 시스템, 홈 및 휴대용 오디오 시스템, 및 위성 수신 시스템과 같은 시스템은 하나보다 많은 전원 레벨 또는 작동 모드를 포함할 수 있다. 작동 모드의 예는 실행 모드(run modes)로서, 이 모드에서 시스템은 제1 의도된 작동 모드로 작동하며, 이를테면 텔레비전 시스템에서, 시스템은 텔레비전 신호를 수신하고 이 신호를 디코딩하며 텔레비전 스크린 상에 이미지를 디스플레이한다. 대기 모드에서, 시스템은 제2 작동 모드로, 실행 모드에서 수행된 기능의 서브셋만을 통상 수행하고 가능하게는 실행 모드 작동시에 정상적으로 수행되지 않은 다수의 기능을 수행한다. 텔레비전 시스템에서, 어떠한 화상도 디스플레이되지 않으며 어떠한 오디오도 재생되지 않으나, 전자 장치의 일 부가 방송 관리 또는 가이드 데이터(broadcast administrative or guide data)를 수신하도록, 또는 실행 모드를 재개하기 위한 원격 제어 명령을 기다리도록 전원 을 공급받을 수 있다. 오프 모드 동안에는, 기구로부터 전원이 제거되며 어떠한 하위시스템도 전원을 공급받지 못한다.
대기 모드에서, 전력 소비를 감소시키기 위해 가능한한 많은 시스템으로부터 전원을 제거하는 것이 바람직하다. 감소된 전력 소비는 전자 장치로부터 감소된 열 방출을 야기하며 팬(fan)과 같은 능동 냉각 시스템에 대한 요구를 감소시킨다. 대기 모드 동안에 능동 냉각 시스템에 대한 요구의 제거는 전력 소비를 추가적으로 감소시키고, 디바이스가 사용자에 의해 사용 중이 아닐때 노이즈 생성을 감소시키는 바람직한 효과를 갖는다.
가능한한 많은 하위시스템으로부터 전원을 제거하고자 할 때 나타나는 문제는 하나 이상의 시스템 또는 집적 회로가 집적된 풀업 저항(integrated pull up resistors)을 포함할 때 발생한다. 도 1은 데이터 버스 라인(150)을 충전하는 일반적으로 채용된 방법을 나타내며 하나보다 많은 하위시스템(130,140)이 동일한 데이터 버스 라인(150)에 부착될 때 발생하는 문제를 나타내는데, 각 하위시스템은 각각의 집적된 풀업 저항(135, 145)을 구비한다. 도 1에 도시된 시스템이 실행 모드로 작동할 때, 전압이 제2 전원(120)과 제1 전원(110) 모두에서 인가된다. 시스템이 대기 모드에 있을 때 그리고 하위시스템2(140)만이 대기 동작을 유지할 필요가 있을 때, 하위시스템1(130)으로부터 전원을 제거하는 한편 하위시스템2(140)으로의 전원은 유지하는 것이 바람직하다. 이제 제1 전원(110)이 일단 0V로 설정되면, 제1 저항(135)과 제2 저항(145)의 조합이 제2 전원(120)을 위한 전압 분배기로 되고, 데이터 버스 라인(150) 전압이 분배 전압의 결과로서, 제2 전원 레벨(120)과 0V 사이의 바람직한 레벨보다 더 낮은 레벨로 떨어지기 때문에 문제가 발생한다. 따라서 제1 저항(135)을 제거하고, (필요한 전하를 버스 라인(150)에 인가하도록) 제2 저항(145)을 구비하는 것이 바람직하다. 그러나 종종 하위시스템이 외부 개체에 의해 설계되거나 제작되며, 쉽게 제거될 수 없는 집적 풀업 저항과 함께 제공된다. 이는, 풀업 저항이 집적 회로 내에 있어 제거될 수 없는, 집적 회로에서 특히 사실이다. 제1 하위시스템(130)으로부터 전압을 제거할 수 있고 제2 하위시스템(140)을 위한 전압을 유지하는 한편, 위에서 설명된 분배 전압의 바람직하지 않은 효과를 회피하고 전원이 공급되지 않는 하위시스템의 풀업 저항의 제거를 요하지 않는, 대안적인 방법을 발견하는 것이 바람직하다.
본 발명의 측면에 따르면, 제1 동작 모드와 제2 동작 모드를 구비하는 장치는 데이터 버스와, 상기 제1 모드에서 작동하는 제1 전원과, 상기 제1 모드에서 작동하는 제2 전원과, 상기 제1 모드와 상기 제2 모드에서 작동하는 제3 전원과, 베이스, 컬렉터 및 이미터를 구비하는 트랜지스터를 포함하되, 상기 제1 전원은 베이스에 전기적으로 연결되고, 제2 전원은 컬렉터에 전기적으로 연결되며, 신호 라인이 이미터에 전기적으로 연결되고, 제3 전원이 신호 라인에 전기적으로 연결되며, 상기 트랜지스터는 상기 제1 모드 동안에 순방향 바이어스되고 상기 제2 모드 동안에 역방향 바이어스된다.
본 발명의 위에서 언급된 그리고 그 밖의 특징 및 이점과, 이들을 획득하는 방식이 더욱 분명해질 것이며, 첨부 도면과 연계해서 취해진 본 발명의 실시예에 대해 후술하는 설명을 참조함으로써 본 발명이 더욱 잘 이해될 것이다.
도 1은 종래 기술에 따른, 각각의 하위시스템과 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 회로도.
도 2는 본 발명의 제1 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도.
도 3은 본 발명의 제2 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도.
도 4는 본 발명의 제3 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도.
도 5는 본 발명의 제4 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도.
도 6은 본 발명에 따른 회로의 동작의 예시적인 실시예의 상태도.
본 명세서에 개시된 예는 본 발명의 바람직한 실시예를 나타내며, 이러한 예는 어떠한 방식으로든지 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다.
도 1을 참조하면, 종래 기술(100)에 따른, 각각의 하위시스템과 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 회로도가 도시되어 있다. 도 1에 나타난 시스템은, 제1 동작 모드에서 작동하는 제1 전원(110)과, 제1 동작 모드와 제2 동작 모드에서 작동하는 제2 전원(120)과, 제1 풀업 저항(135)을 포함하는 제1 하위시스템(130)과, 제2 풀업 저항(145)을 포함하는 제2 하위시스템(140)을 포함하되, 제1 하위시스템(130)과 제2 하위시스템(140)은 모두 적어도 하나의 데이터 버스 라인(150)에 연결되어 있다. 데이터 버스 라인은, 텔레비전 신호 처리 장치와 같은 소비자 가전 시스템에서 일반적으로 사용되는 것과 같은, 예컨대 I2C일 수 있다.
도 2를 참조하면, 본 발명의 제1 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도가 도시되어 있다. 도 2에 나타난 시스템은, 제1 동작 모드에서 작동하는 제1 전원(210)과, 제1 동작 모드와 제2 동작 모드에서 작동하는 제2 전원(220)과, 제1 풀업 저항(235)을 포함하는 제1 하위시스템(230)과, 제2 풀업 저항(245)을 포함하는 제2 하위시스템(240)을 포함하되, 제1 하위시스템(230)과 제2 하위시스템(240)은 모두 적어도 하나의 데이터 버스 라인(250) 및 제1 트랜지스터(260)에 연결되어 있으며, 상기 트랜지스터(260)의 베이스 및 컬렉터가 제1 전원(210)에 연결되어 있고, 트랜지스터의 이미터가, 제1 하위시스템(230) 내에 있는 풀업 저항(235)으로의 연결부를 포함하는 제1 하위시스템(230)에 연결되어 있다.
도 2에 도시된 본 예시적인 실시예에서, 시스템(200)이 제1 동작 모드(실행 모드)에서 작동할 때, 전력이 제1 전원(210)과 제2 전원(220) 모두에 의해 공급된다. 전력이 제1 전원(210)에 의해 제1 트랜지스터(260)의 베이스에 인가될 때, 트 랜지스터(260)는 컬렉터와 이미터 사이에서 전도성을 띠게 되며, 전력이 제1 하위시스템에 공급된다. 예시적인 실시예에 의해 공급된 전력은 트랜지스터(260)의 베이스에 공급된 전력보다 적은 대략 0.7V이며, 계속해서, 컬렉터와 이미터 사이에서는 0.7V 강하를 야기한다. 트랜지스터가 포화되어 트랜지스터(260)의 컬렉터와 이미터 사이에서 0.2V 강하만을 야기한다는 것을 보장하도록, 저항 네트워크가 트랜지스터(260)의 베이스 공급 라인(base supply line) 및/또는 컬렉터에 추가될 수 있다. 시스템(200)이 제2 동작 모드(에너지 소비와 열 생성을 감소시키도록 일부의 하위시스템이 전원을 공급받지 않는 대기 모드)에 놓일 때, 전력이 제1 전원(210)으로부터 제거된다. 제1 전원(220)에 의해 전력이 하위시스템2(240)에 여전히 공급된다. 데이터 버스 라인은 하위시스템2(240) 내의 제2 풀업 저항(245)을 통해 충전된다. 데이터 버스 라인(250)상의 이 풀업 전압은 제1 전원(210)으로부터 데이터 버스 라인(250)을 전기적으로 연결 해제시키는 제1 트랜지스터(260)의 역방향 바이어스를 야기한다.
도 3을 참조하면, 본 발명의 제2 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도가 도시되어 있다. 도 3에 나타난 시스템은, 제1 동작 모드에서 작동하는 제1 전원(310)과, 제1 동작 모드와 제2 동작 모드에서 작동하는 제2 전원(320)과, 제1 동작 모드에서 작동하는 제3 전원(370)과, 제1 풀업 저항(335)을 포함하는 제1 하위시스템(330)과, 제2 풀업 저항(345)을 포함하는 제2 하위시스템(340)을 포함하되, 제1 하위시스템(330)과 제2 하위시스템(340)은 모두 적어도 하나의 데이터 버스 라인(350) 및 제1 트랜지스터(360)에 연결되어 있으며, 상기 트랜지스터(360)의 컬렉터가 제1 전원(310)에 연결되어 있고, 상기 트랜지스터(360)의 베이스가 제3 전원에 연결되어 있으며, 트랜지스터의 이미터가, 제1 하위시스템(330) 내에 있는 풀업 저항(335)으로의 연결부를 포함하는 제1 하위시스템(330)에 연결되어 있다.
도 3에 도시된 본 예시적인 실시예에서, 시스템(300)이 제1 동작 모드(실행 모드)에서 작동할 때, 전력이 제1 전원(310)과 제2 전원(320)과 제3 전원(370)에 의해 공급된다. 전력이 제3 전원(370)에 의해 제1 트랜지스터(360)의 베이스에 인가될 때, 트랜지스터(360)는 컬렉터와 이미터 사이에서 전도성을 띠게 되며, 전력이 제1 하위시스템에 공급된다. 제3 전원(370)에 의해 공급된 전력은, 트랜지스터가 포화되어 트랜지스터(360)의 컬렉터와 이미터 사이에서 0.2V 강하만을 야기한다는 것을 보장하기에 충분히 높은 값을 갖도록 선택될 수 있다. 또한, 트랜지스터(360)의 베이스에 공급된 전압 레벨이 트래지스터(360)의 베이스와 제3 전원(370) 사이에 저항성 네트워크를 공급함으로써 조정될 수 있다. 시스템(300)이 제2 동작 모드(에너지 소비와 열 생성을 감소시키도록 일부의 하위시스템이 전원을 공급받지 않는 대기 모드)에 놓일 때, 전력이 제1 전원(310)과 제3 전원(370)으로부터 제거된다. 제2 전원(320)에 의해 전력이 하위시스템2(340)에 여전히 공급된다. 데이터 버스 라인은 하위시스템2(340) 내의 제2 풀업 저항(345)을 통해 충전된다. 데이터 버스 라인(350)상의 이 풀업 전압은 제1 전원(310)으로부터 데이터 버스 라인(350)을 전기적으로 연결 해제시키는 제1 트랜지스터(360)의 역방향 바이어스를 야기한다.
도 4를 참조하면, 본 발명의 제3 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도가 도시되어 있다. 도 4에 나타난 시스템은, 제1 동작 모드에서 작동하는 제1 전원(410)과, 제1 동작 모드와 제2 동작 모드에서 작동하는 제2 전원(420)과, 제어 신호원(470)과, 제1 풀업 저항(435)을 포함하는 제1 하위시스템(430)과, 제2 풀업 저항(445)을 포함하는 제2 하위시스템(440)을 포함하되, 제1 하위시스템(430)과 제2 하위시스템(440)은 모두 적어도 하나의 데이터 버스 라인(450) 및 제1 트랜지스터(460)에 연결되어 있으며, 상기 트랜지스터(460)의 컬렉터가 제1 전원(410)에 연결되어 있고, 상기 트랜지스터(460)의 베이스가 제어 신호원(470)에 연결되어 있으며, 트랜지스터의 이미터가, 제1 하위시스템(430) 내에 있는 풀업 저항(435)으로의 연결부를 포함하는 제1 하위시스템(430)에 연결되어 있다.
도 4에 도시된 본 예시적인 실시예에서, 시스템(400)이 제1 동작 모드(실행 모드)에서 작동할 때, 제어 신호가 마이크로프로세서 또는 이산 아날로그 회로와 같은 제어 신호원(470)에 의해 제1 트랜지스터(460)의 베이스에 인가되고, 전력이 제1 전원(410)과 제2 전원(420)에 의해 공급된다. 제어 신호가 제1 트랜지스터(460)의 베이스에 인가될 때, 트랜지스터(460)가 컬렉터와 이미터 사이에서 전도성을 띠게 되며, 전력이 제1 전원(410)으로부터 제1 하위시스템에 공급된다. 제어신호의 레벨은, 제1 하위시스템(430)에 공급된 전압 레벨이 가능한한 제1 전원(410)의 전압 레벨에 가깝다는 것을 보장하기 위해, 트랜지스터가 포화되어 트랜지스터(460)의 컬렉터와 이미터 사이에서 0.2V 강하만을 야기한다는 것을 보장하기에 충 분히 높은 전압 레벨을 갖도록 선택될 수 있다. 시스템(400)이 제2 동작 모드(에너지 소비와 열 생성을 감소시키도록 일부의 하위시스템이 전원을 공급받지 않는 대기 모드)에 놓일 때, 제어 신호가 트랜지스터(460)의 베이스로부터 제거된다. 제1 전원(410) 전압은 감소되거나, 턴 오프되거나, 애플리케이션에 따른 풀 전압 레벨로 유지될 수 있다.제2 전원(420)에 의해 전력이 하위시스템2(440)에 여전히 공급된다. 데이터 버스 라인은 하위시스템2(440) 내의 제2 풀업 저항(445)을 통해 충전된다. 데이터 버스 라인(450) 상의 이 풀업 전압은 제1 전원(410)으로부터 데이터 버스 라인(450)을 전기적으로 연결 해제시키는 제1 트랜지스터(460)의 역방향 바이어스를 야기한다.
도 5를 참조하면, 본 발명의 제4 예시적인 실시예에 따른, 각각의 하위시스템 회로와 일체로 된 풀업 저항을 구비하는 데이터 버스 라인의 블록도가 도시되어 있다. 도 5에 나타난 시스템은, 제1 동작 모드와 제2 동작 모드에서 작동하는 제1 전원(510)과, 제어 신호원(570)과, 제1 풀업 저항(535)을 포함하는 제1 하위시스템(530)과, 제2 풀업 저항(545)을 포함하는 제2 하위시스템(540)을 포함하되, 제1 하위시스템(530)과 제2 하위시스템(540)은 모두 적어도 하나의 데이터 버스 라인(550) 및 제1 트랜지스터(560)에 연결되어 있으며, 상기 트랜지스터(560)의 컬렉터가 제1 전원(510)에 연결되어 있고, 상기 트랜지스터(560)의 베이스가 제어 신호원(570)에 연결되어 있으며, 트랜지스터의 이미터가, 제1 하위시스템(530) 내에 있는 풀업 저항(535)으로의 연결부를 포함하는 제1 하위시스템(530)에 연결되어 있다.
도 5에 도시된 본 예시적인 실시예에서, 시스템(500)이 제1 동작 모드(실행 모드)에서 작동할 때, 제어 신호가 마이크로프로세서 또는 이산 아날로그 회로와 같은 제어 신호원(570)에 의해 제1 트랜지스터(560)의 베이스에 인가되고, 전력이 제1 전원(510)에 의해 공급된다. 제어 신호원(570)은 또한 제1 동작 모드에서만 작동하는 제2 전원일 수 있으며, 제1 동작 모드에서만 트랜지스터(560)를 순방향 바이어스시키기에 충분히 높은 전압을 갖고, 제2 동작 모드에서 트랜지스터를 역방향 바이어스시키에 충분히 낮은 전압을 갖는다. 신호가 제1 트랜지스터(560)의 베이스에 인가될 때, 트랜지스터(560)는 컬렉터와 이미터 사이에서 전도성을 띠게 되며, 전력이 제1 전원(510)으로부터 제1 하위시스템에 공급된다. 제어 신호의 레벨은, 제1 하위시스템(430)에 공급된 전압 레벨이 가능한한 제1 전원(510)의 전압 레벨에 가깝다는 것을 보장하기 위해, 트랜지스터가 포화되어 트랜지스터(560)의 컬렉터와 이미터 사이에서 0.2V 강하만을 야기한다는 것을 보장하기에 충분히 높은 전압 레벨을 갖도록 선택될 수 있다. 시스템(500)이 제2 동작 모드(에너지 소비와 열 생성을 감소시키도록 일부의 하위시스템이 전원을 공급받지 않는 대기 모드)에 놓일 때, 제어 신호가 트랜지스터(560)의 베이스로부터 제거된다. 제1 전원(510)에 의해 전력이 하위시스템2(540)에 공급된다. 데이터 버스 라인은 하위시스템2(540) 내의 제2 풀업 저항(545)을 통해 충전된다. 데이터 버스 라인(550) 상의 이 풀업 전압은 제1 전원(510)으로부터 데이터 버스 라인(550)을 전기적으로 연결 해제시키는 제1 트랜지스터(560)의 역방향 바이어스를 야기한다.
도 6을 참조하면, 본 발명에 따른 회로의 동작의 예시적인 실시예의 상태도(600)가 도시되어 있다. 시스템이 제1 동작 모드(630)(실행 모드)에 있을 때, 시스 템의 정상적인 동작에 필요한 모든 시스템이 전원 공급받아 작동한다. 실행 모드에서, 팬과 같은 능동 냉각 디바이스가 수용 가능하며 사용될 수 있는데, 그 이유는 사용자가 이러한 모드 동안에 일부의 작동 노이즈를 예상하며 용인할 수 있기 때문이다. 그러나, 시스템이 제2 작동 모드(610)(대기 모드)에 있을 때, 시스템은 오프되도록 사용자에 의해 인지되며 능동 디바이스에 의해 생성된 노이즈가 더 적게 수용 가능하다. 사용자가 제2 동작 모드(610)에서 제1 동작 모드(630)로 시스템을 전이(transition)시키기로 결정한 경우, 제1 전이(620)가 이루어지되, 이전의 도면에 도시된 바와 같은 트랜지스터의 베이스로부터 전력이 제거되며, 대기 모드에서 동작에 필요하지 않은 시스템으로부터 전압이 제거된다. 사용자가 제1 동작 모드(630)에서 제2 동작 모드(610)로 시스템을 전이시키기로 결정한 경우, 제2 전이(640)가 이루어지되, 이전의 도면에 도시된 바와 같은 트랜지스터의 베이스에 전압이 인가되며, 실행 모드에서 동작에 필요한 시스템에 전력이 인가된다.
본 발명은 일반적으로 복수의 전원 레벨 및 데이터 버스를 포함하는 디지털 시스템에 이용 가능하다. 더욱 구체적으로는, 본 발명은, 일정 버스 또는 라인의 자동 충전을 필요로 하는, 공통 버스에 의해 연결되는 하위시스템을 포함하는 디지털 시스템에 이용 가능하다.

Claims (24)

  1. 제1 동작 모드와 제2 동작 모드를 구비하는 장치로서,
    데이터 버스와;
    상기 제1 모드에서 작동하는 제1 전원과;
    상기 제1 모드에서 작동하는 제2 전원과;
    상기 제1 모드와 상기 제2 모드에서 작동하는 제3 전원과;
    베이스, 컬렉터 및 이미터를 구비하는 트랜지스터이되, 상기 제1 전원은 베이스에 전기적으로 연결되고, 제2 전원은 컬렉터에 전기적으로 연결되며, 신호 라인이 이미터에 전기적으로 연결되고, 제3 전원이 신호 라인에 전기적으로 연결되며, 상기 트랜지스터는 상기 제1 모드 동안에 전도 상태를 나타내고 상기 제2 모드 동안에 비 전도 상태를 나타내는, 트랜지스터
    를 포함하는, 제1 동작 모드와 제2 동작 모드를 구비하는 장치.
  2. 제1 항에 있어서,
    신호 라인은 저항을 통해 컬렉터에 연결되는, 제1 동작 모드와 제2 동작 모드를 구비하는 장치.
  3. 제2 항에 있어서,
    저항은 디바이스 내에 위치되는, 제1 동작 모드와 제2 동작 모드를 구비하는 장치.
  4. 제3 항에 있어서,
    디바이스는 집적 회로인, 제1 동작 모드와 제2 동작 모드를 구비하는 장치.
  5. 장치로서,
    제1 전원 전압 레벨에 응답하는 스위치를 포함하되, 상기 스위치는 제1 동작 모드에서 데이터 버스를 제2 전원으로부터 전기적으로 절연시키고, 제2 동작 모드에서 상기 데이터 버스를 상기 제2 전원에 전기적으로 연결시키는, 장치.
  6. 제5 항에 있어서,
    스위치는 트랜지스터인, 장치.
  7. 제5 항에 있어서,
    데이터 버스가 저항을 통해 스위치에 연결되는, 장치.
  8. 제7 항에 있어서,
    저항이 디바이스 내에 위치되는, 장치.
  9. 제8 항에 있어서,
    디바이스는 집적 회로인, 장치.
  10. 제5 항에 있어서,
    복수의 스위치가 제1 동작 모드에서 복수의 데이터 버스 라인을 제2 전원으로부터 전기적으로 절연시키고, 제2 동작 모드에서 복수의 데이터 버스 라인을 제2 전원에 전기적으로 연결시키는, 장치.
  11. 장치로서,
    제어 신호에 응답하는 스위치를 포함하되, 상기 스위치는 제1 동작 모드에서 데이터 버스를 전원으로부터 전기적으로 절연시키고, 제2 동작 모드에서 상기 데이터 버스를 상기 전원에 전기적으로 연결시키는, 장치.
  12. 제11 항에 있어서,
    스위치는 트랜지스터인, 장치.
  13. 제11 항에 있어서,
    데이터 버스가 저항을 통해 스위치에 연결되는, 장치.
  14. 제13 항에 있어서,
    저항이 디바이스 내에 위치되는, 장치.
  15. 제14 항에 있어서,
    디바이스는 집적 회로인, 장치.
  16. 제11 항에 있어서,
    복수의 스위치가 제1 동작 모드에서 복수의 데이터 버스 라인을 전원으로부터 전기적으로 절연시키고, 제2 동작 모드에서 복수의 데이터 버스 라인을 전원에 전기적으로 연결시키는, 장치.
  17. 텔레비전 신호 처리 장치로서,
    제1 동작 모드에서 작동하는 제1 디바이스와, 제1 동작 모드 및 제2 동작 모드에서 작동하는 제2 디바이스를 구비하되,
    상기 제1 디바이스와 상기 제2 디바이스는 모두 적어도 하나의 데이터 버스 라인에 연결되며,
    상기 데이터 버스 라인은 상기 제1 디바이스 내에 통합되는 제1 저항을 통해 제1 전원에 연결되고 상기 데이터 버스 라인은 상기 제2 디바이스 내에 통합되는 제2 저항을 통해 제2 전원에 연결되고,
    상기 제1 저항은 제2 동작 모드 동안에 상기 제1 전원으로부터 전기적으로 절연되고 상기 제2 동작 모드 동안에 상기 제1 전원에 전기적으로 연결되는, 텔레비전 신호 처리 장치.
  18. 제17 항에 있어서,
    제1 저항은 스위치에 의해 상기 제2 동작 모드 동안에 상기 제1 전원으로부터 전기적으로 절연되고 상기 제2 동작 모드 동안에 상기 제1 전원에 전기적으로 연결되는, 텔레비전 신호 처리 장치.
  19. 제18 항에 있어서,
    스위치는 트랜지스터인, 텔레비전 신호 처리 장치.
  20. 제18 항에 있어서,
    스위치가 제1 전원에 응답하는, 텔레비전 신호 처리 장치.
  21. 제18 항에 있어서,
    스위치가 제3 전원에 응답하는, 텔레비전 신호 처리 장치.
  22. 제18 항에 있어서,
    스위치가 제어 신호에 응답하는, 텔레비전 신호 처리 장치.
  23. 제17 항에 있어서,
    상기 제1 디바이스는 집적 회로인, 텔레비전 신호 처리 장치.
  24. 제18 항에 있어서,
    상기 제2 디바이스는 집적 회로인, 텔레비전 신호 처리 장치.
KR1020067003643A 2003-09-09 2004-09-09 데이터 버스를 위한 능동 풀업 장치 KR101129006B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US50189403P 2003-09-09 2003-09-09
US60/501,894 2003-09-09
PCT/US2004/029522 WO2005024642A2 (en) 2003-09-09 2004-09-09 Active pull up apparatus for a data bus

Publications (2)

Publication Number Publication Date
KR20070037561A true KR20070037561A (ko) 2007-04-05
KR101129006B1 KR101129006B1 (ko) 2012-03-27

Family

ID=34273075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003643A KR101129006B1 (ko) 2003-09-09 2004-09-09 데이터 버스를 위한 능동 풀업 장치

Country Status (9)

Country Link
US (1) US7459939B2 (ko)
EP (1) EP1665060B1 (ko)
JP (1) JP2007505375A (ko)
KR (1) KR101129006B1 (ko)
CN (1) CN100472495C (ko)
BR (1) BRPI0413824A (ko)
DE (1) DE602004013346T2 (ko)
ES (1) ES2308253T3 (ko)
WO (1) WO2005024642A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106612377B (zh) * 2017-01-12 2019-09-27 维沃移动通信有限公司 一种控制双摄像头的电路、移动终端和方法
CN108134599B (zh) * 2017-12-04 2019-03-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US5336948A (en) * 1992-12-16 1994-08-09 Unitrode Corporation Active negation emulator
EP0746820B1 (en) * 1994-12-02 2001-09-26 Koninklijke Philips Electronics N.V. Circuit for Coupling Data Communication Busses
US5635852A (en) * 1995-04-17 1997-06-03 Linfinity Microelectronics, Inc. Controllable actice terminator for a computer bus
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
JP3400294B2 (ja) * 1997-04-25 2003-04-28 富士通株式会社 プル・アップ回路及び半導体装置
US6005432A (en) * 1998-04-01 1999-12-21 S3 Incorporated Voltage level shift system and method
US6181193B1 (en) * 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits
US6356106B1 (en) * 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
JP3664236B2 (ja) * 2000-10-30 2005-06-22 ティアック株式会社 Ｕｓｂ機器
US6781415B2 (en) * 2001-11-27 2004-08-24 Fairchild Semiconductor Corporation Active voltage level bus switch (or pass gate) translator
US6771095B1 (en) * 2002-11-22 2004-08-03 Analog Devices, Inc. Level translating digital switch
JP4345471B2 (ja) * 2003-12-18 2009-10-14 セイコーエプソン株式会社 物理層回路、データ転送制御装置、及び電子機器

Also Published As

Publication number Publication date
CN1849595A (zh) 2006-10-18
EP1665060B1 (en) 2008-04-23
CN100472495C (zh) 2009-03-25
JP2007505375A (ja) 2007-03-08
DE602004013346D1 (de) 2008-06-05
US20060290811A1 (en) 2006-12-28
US7459939B2 (en) 2008-12-02
DE602004013346T2 (de) 2009-07-09
WO2005024642A2 (en) 2005-03-17
EP1665060A2 (en) 2006-06-07
WO2005024642A3 (en) 2005-06-23
KR101129006B1 (ko) 2012-03-27
ES2308253T3 (es) 2008-12-01
BRPI0413824A (pt) 2006-10-24

Similar Documents

Publication Publication Date Title
KR101190684B1 (ko) 대기 전력 소모를 감소시키는 시스템 및 방법
KR0148018B1 (ko) 텔레비젼 신호 스위칭 시스템
KR101102479B1 (ko) 선택가능한 오디오 출력 구성
US6314523B1 (en) Apparatus for distributing power to a system of independently powered devices
US8331774B2 (en) Fan controlling circuit
US7006161B2 (en) Bus operation with integrated circuits in an unpowered state
KR101129006B1 (ko) 데이터 버스를 위한 능동 풀업 장치
KR100959619B1 (ko) 비디오 디스플레이 장치 및 시스템
US20050100177A1 (en) Mute circuit of an audio device for suppressing audio signals during transients of power switching
EP1333360B1 (en) Electrical apparatus and operation of peripheral devices therewith
US8238729B2 (en) Fan controlling circuit
KR100287613B1 (ko) 전원제거시필요동작을유지시키는스위칭회로를구비한제어시스템
JPS58501354A (ja) 最小の電力損失を有する誘導性負荷ドライバ保護回路
TWI790104B (zh) 軟啟動放電電路
JPH0612152A (ja) Ｃｍｏｓ回路間の電源分割制御方式
EP0871106A2 (en) Apparatus for managing power consumption within a system with independently powered devices
JPH071890Y2 (ja) Ａｖコントロ−ル信号出力端子付映像機器
KR100659218B1 (ko) 임피던스 격리 확장 회로를 이용한 장치 제어 시스템용 감축마이크로프로세서 기기 및 방법
KR960005487Y1 (ko) 텔레비젼/비디오신호절환회로
JP3145800B2 (ja) 衛星放送受信機
KR930003445Y1 (ko) 모드절환작동 안정화회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee