ES2308253T3 - Aparato de pull-up (igualacion) activo para bus de datos. - Google Patents
Aparato de pull-up (igualacion) activo para bus de datos. Download PDFInfo
- Publication number
- ES2308253T3 ES2308253T3 ES04783670T ES04783670T ES2308253T3 ES 2308253 T3 ES2308253 T3 ES 2308253T3 ES 04783670 T ES04783670 T ES 04783670T ES 04783670 T ES04783670 T ES 04783670T ES 2308253 T3 ES2308253 T3 ES 2308253T3
- Authority
- ES
- Spain
- Prior art keywords
- power supply
- mode
- source
- data bus
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000005265 energy consumption Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Information Transfer Systems (AREA)
Abstract
Un aparato que comprende un interruptor (260; 360; 460), sensible a una señal de control (210; 370; 470), de tal modo que dicho interruptor (260; 360; 460) aísla eléctricamente al menos una línea (250; 350; 450) de bus de datos de una primera fuente (210; 310; 410) de suministro de potencia mientras dicha primera fuente (210; 310; 410) de suministro de potencia se encuentra en un primer modo de funcionamiento, y conecta eléctricamente dicha línea (250; 350; 450) de bus de datos a dicha primera fuente (210; 310; 410) de suministro de potencia mientras dicha primera fuente (210; 310; 410) de suministro de potencia está en un segundo modo de funcionamiento; caracterizado porque dicha línea (250; 350; 450) se conecta eléctricamente a una segunda fuente (220; 320; 420) de suministro de potencia durante dicho primer modo de funcionamiento y dicho segundo modo de funcionamiento.
Description
Aparato de pull-up (igualación)
activo para bus de datos.
La presente invención se refiere generalmente a
sistemas digitales que comprenden una pluralidad de niveles de
suministro de potencia y buses de datos. Más particularmente, esta
invención se refiere a un sistema digital que comprende subsistemas
conectados por buses comunes que requieren la carga automática de
ciertos buses o líneas.
La presente Solicitud se refiere generalmente a
sistemas digitales que comprenden una pluralidad de niveles de
suministro de potencia y modos operativos, y al menos un bus de
datos. Los sistemas tales como sistemas de televisión, sistemas de
audio domésticos y portátiles, y los sistemas de recepción vía
satélite pueden contener más de un nivel de suministro de potencia
o modo operativo. Ejemplos de modos operativos serán modos de
marcha o funcionamiento, en los que el sistema está funcionando en
su modo fundamental deseado de funcionamiento, tal como con un
sistema de televisión, en el que el sistema está recibiendo una
señal de televisión, descodificando la señal y presentando
visualmente la imagen en una pantalla de televisión. En un modo de
parada en espera, un sistema se encuentra en un modo operativo
secundario, de tal manera que lleva a cabo, típicamente, tan sólo
un subconjunto de las funciones llevadas a cabo en el modo de marcha
y, posiblemente, un cierto número de funciones que no realiza
normalmente en el funcionamiento en el modo de marcha. En un sistema
de televisión, no se presenta visualmente ninguna imagen ni se
reproduce ningún sonido, pero puede suministrarse energía a algunas
partes de la electrónica para que reciban datos administrativos o de
guía radiodifundidos, o para que aguarden órdenes de control a
distancia para reanudar el modo de marcha. Durante el modo de
desconexión o apagado, la potencia es eliminada del instrumento y
no se alimenta con energía ningún subsistema.
El documento US 5.831.467 describe un aparato de
acuerdo con el preámbulo de la reivindicación 1. En este aparato,
una pluralidad de dispositivos de memoria están conectados a un
mismo bus y cada uno de ellos tiene un dispositivo de accionamiento
de bus conectado a una misma fuente de suministro de potencia por
medio de un interruptor. Al abrir temporalmente uno u otro de estos
interruptores, se reduce la carga en la fuente de suministro de
potencia.
En el modo de parada en espera, es deseable
sustraer potencia de tantos sistemas como sea posible, al objeto de
reducir el consumo energético. Un consumo energético reducido lleva
consigo emisiones térmicas reducidas desde los componentes
electrónicos y reduce la necesidad de sistemas de refrigeración
activos tales como ventiladores. La supresión del requisito de
sistemas de refrigeración activos en el curso del modo de parada en
espera tiene el efecto deseable de reducir adicionalmente el
consumo de potencia y reducir la generación de ruido cuando el
dispositivo no está siendo utilizado por el usuario.
Un problema que surge cuando se intenta sustraer
potencia de tantos subsistemas como sea posible, se produce cuando
uno o más subsistemas o circuitos integrados comprenden resistencias
pull-up (de igualación) integradas. La Figura 1
ilustra un método comúnmente empleado para cargar una línea de bus
de datos (150), e ilustra los problemas que aparecen cuando se
conecta a la misma línea de bus de datos (150) más de un subsistema
(130, 140), de manera que cada uno de ellos tiene su respectiva
resistencia pull-up (de igualación) integrada (135,
145). Cuando el sistema que se muestra en la Figura 1 está
funcionando en el modo de marcha, se aplica tensión tanto en la
segunda fuente de suministro de potencia (120) como en la primera
fuente de suministro de potencia (110). Cuando el sistema se pone
en un modo de parada en espera y únicamente se requiere el
subsistema 2 (140) para mantener las operaciones de parada en
espera, es deseable retirar la potencia del subsistema 1 (130) al
tiempo que se mantiene la potencia del subsistema 2 (140). Se
produce entonces un problema debido a que, una vez que la primera
fuente (110) de suministro de potencia se pone a cero voltios, la
combinación de una primera resistencia (135) y una segunda
resistencia (145) se convierte en un divisor de tensión para la
segunda fuente (120) de suministro de potencia, y la tensión de la
línea (150) de bus de datos cae a un valor inferior al deseable
como resultado de la tensión dividida entre el nivel (120) de la
segunda fuente de suministro de potencia y cero voltios. Sería
deseable, por tanto, suprimir la primera resistencia (135) y hacer
que la segunda resistencia (145) aplicase la carga requerida en la
línea de bus (150). Sin embargo, a menudo los subsistemas se
diseñan o fabrican por entidades externas y vienen con resistencias
pull-up (de igualación) integradas que no pueden
ser eliminadas con facilidad. Esto es especialmente cierto con
circuitos integrados en los que las resistencias
pull-up (de igualación) son internas al circuito
integrado y no pueden ser retiradas. Sería deseable encontrar un
método alternativo para poder suprimir la tensión de un primer
subsistema (130) y mantener la tensión para un segundo subsistema
(140), al tiempo que se evitan los efectos indeseables de tensión
dividida anteriormente descritos y sin que se requiera la retirada
de la resistencia pull-up (de igualación) del
subsistema del que se suprime el suministro de potencia.
De acuerdo con un aspecto de la presente
invención, se proporciona un aparato que tiene un primer modo de
funcionamiento y un segundo modo de funcionamiento, el cual
comprende un bus de datos, una primera fuente de suministro de
potencia, que funciona en dicho primer modo, una segunda fuente de
suministro de potencia, que funciona en dicho primer modo, una
tercera fuente de suministro de potencia, que funciona en dicho
primer modo y en dicho segundo modo; y un transistor con una base,
un colector y un emisor, de tal manera que dicha primera fuente de
suministro de potencia se conecta eléctricamente a la base, la
segunda fuente de suministro de potencia se conecta eléctricamente
al colector, la línea de señal se conecta eléctricamente al emisor y
la tercera fuente de suministro de potencia se conecta
eléctricamente a la línea de señal, de tal manera que dicho
transistor se polariza en sentido directo durante dicho primer modo
y en sentido inverso durante dicho segundo modo.
Las características y ventajas anteriormente
mencionadas, y otras, de esta invención, así como la manera de
alcanzarlas, se pondrá de manifiesto de forma más evidente, y la
invención se comprenderá mejor, mediante la referencia a la
siguiente descripción de realizaciones de la invención, tomada en
combinación con los dibujos que se acompañan, en los cuales:
La Figura 1 es un diagrama de circuito de una
línea de bus de datos con resistencias pull-up (de
igualación) integrales con sus respectivos subsistemas, de acuerdo
con la técnica anterior.
La Figura 2 es un diagrama de bloques de una
línea de bus de datos con resistencias pull-up (de
igualación) integrales con sus respectivos circuitos de
subsistemas, de acuerdo con una primera realización proporcionada a
modo de ejemplo de la presente invención.
La Figura 3 es un diagrama de bloques de una
línea de bus de datos con resistencias pull-up (de
igualación) integrales con sus respectivos circuitos de
subsistemas, de acuerdo con una segunda realización proporcionada a
modo de ejemplo de la presente invención.
La Figura 4 es un diagrama de bloques de una
línea de bus de datos con resistencias pull-up (de
igualación) integrales con sus respectivos circuitos de
subsistemas, de acuerdo con una tercera realización proporcionada a
modo de ejemplo de la presente invención.
La Figura 5 es un diagrama de estado de una
realización proporcionada a modo de ejemplo del funcionamiento de
circuitos de acuerdo con la presente invención.
Haciendo referencia a la Figura 1, se muestra en
ella un diagrama de circuito de una línea de bus de datos con
resistencias pull-up (de igualación) integrales con
sus respectivos subsistemas, de acuerdo con la técnica anterior. El
sistema representado en la Figura 1 comprende una primera fuente 110
de suministro de potencia, que opera en un primer modo de
funcionamiento, una segunda fuente 120 de suministro de potencia,
que opera en el primer modo de funcionamiento y en un segundo modo
de funcionamiento, un primer subsistema 130, que comprende una
primera resistencia pull-up (de igualación) 135, un
segundo subsistema 140, que comprende una segunda resistencia
pull-up (de igualación) 145, de tal manera que el
primer subsistema 130 y el segundo subsistema 140 están, ambos,
conectados a al menos una línea 150 de bus de datos. La línea de bus
de datos puede ser, por ejemplo, una línea de bus I^{2}C como las
que se utilizan habitualmente en sistemas electrónicos de
consumidor, tales como aparatos de tratamiento de señales de
televisión.
Haciendo referencia a la Figura 2, se muestra en
ella un diagrama de bloques de una línea de bus de datos con
resistencias pull-up (de igualación) integrales con
sus respectivos circuitos de subsistemas, de acuerdo con una
primera realización proporcionada a modo de ejemplo de la presente
invención. El sistema representado en la Figura 2 comprende una
primera fuente 210 de suministro de potencia, que opera en un primer
modo de funcionamiento, una segunda fuente 220 de suministro de
potencia, que opera en un primer y un segundo modos de
funcionamiento, un primer subsistema 230, que comprende una primera
resistencia pull-up (de igualación) 235, un segundo
subsistema 240, que comprende una segunda resistencia
pull-up (de igualación) 245, de tal manera que el
primer subsistema 230 y el segundo subsistema 240 están, ambos,
conectados a al menos una línea 250 de bus de datos, y un primer
transistor 260, de tal modo que la base y el colector de dicho
transistor 260 están conectados a la primera fuente 210 de
suministro de potencia, y el emisor del transistor está conectado
al primer subsistema 230, incluyendo una conexión con la resistencia
pull-up (de igualación) 235 interna al primer
subsistema 230.
En esta realización proporcionada a modo de
ejemplo y que se muestra en la Figura 2, cuando el sistema 200 está
funcionando en el primer modo de funcionamiento, un modo de marcha,
se suministra potencia tanto por la primera fuente 210 de
suministro de potencia como por la segunda fuente 220 de suministro
de potencia. Cuando se aplica potencia por parte de la primera
fuente 210 de suministro de potencia a la base del primer
transistor 260, el transistor 360 pasa a ser conductor entre el
colector y el emisor, y se suministra potencia al primer
subsistema. La potencia suministrada por la realización
proporcionada a modo de ejemplo, es aproximadamente 0,7 voltios
menor que la potencia suministrada a la base del transistor 260, y
da lugar, de forma subsiguiente a una caída de 0,7 voltios entre el
colector y el emisor. Puede añadirse una red de resistencias a línea
de suministro de base y/o al colector del transistor 260 con el fin
de garantizar que el transistor se sature, dando como resultado una
caída de tan sólo 0,2 voltios entre el colector y el emisor del
transistor 260. Cuando el sistema 200 se sitúa en el segundo modo
de funcionamiento, un modo de parada en espera en el que se suprime
el suministro de energía a algunos de los subsistemas para reducir
el consumo de energía y la generación de calor, la potencia se
retira de la primera fuente 210 de suministro de potencia. Aún se
suministra potencia al subsistema 2 240 por parte de la segunda
fuente 220 de suministro de potencia. La línea de bus de datos se
carga a través de la segunda resistencia pull-up (de
igualación) 245, interna al subsistema 2 240. Esta tensión
pull-up (de igualación) en la línea 250 de bus de
datos tiene como resultado una polarización inversa del primer
transistor 260 que desconecta eléctricamente la línea 250 de bus de
datos con respecto a la primera fuente 210 de suministro de
potencia.
Haciendo referencia a la Figura 3, se muestra en
ella un diagrama de bloques de una línea de bus de datos con
resistencias pull-up (de igualación) integrales con
sus respectivos circuitos de subsistemas, de acuerdo con una
segunda realización proporcionada a modo de ejemplo de la presente
invención. El sistema representado en la Figura 3 comprende una
primera fuente 310 de suministro de potencia, que opera en un primer
modo de funcionamiento, una segunda fuente 320 de suministro de
potencia, que opera en un primer y un segundo modos de
funcionamiento, una tercera fuente 370 de suministro de potencia,
que opera en un primer modo de funcionamiento, un primer subsistema
330, que comprende una primera resistencia pull-up
(de igualación) 335, un segundo subsistema 340, que comprende una
segunda resistencia pull-up (de igualación) 345, de
tal manera que el primer subsistema 330 y el segundo subsistema 340
están, ambos, conectados a al menos una línea 350 de bus de datos, y
un primer transistor 360, de tal modo que el colector de dicho
transistor 360 está conectado a la primera fuente 310 de suministro
de potencia, la base de dicho transistor 360 está conectada a la
tercera fuente de suministro de potencia, y el emisor del
transistor está conectado al primer subsistema 330, incluyendo una
conexión a la resistencia pull-up (de igualación)
335 interna al primer subsistema 330.
En esta realización proporcionada a modo de
ejemplo y que se muestra en la Figura 3, cuando el sistema 300 está
funcionando en el primer modo de funcionamiento, un modo de marcha,
se suministra potencia tanto por la primera fuente 310 de
suministro de potencia como por la segunda fuente 320 de suministro
de potencia y la tercera fuente 370 de suministro de potencia.
Cuando se aplica potencia por parte de la tercera fuente 370 de
suministro de potencia a la base del primer transistor 360, el
transistor 360 pasa a ser conductor entre el colector y el emisor,
y se suministra potencia al primer subsistema. La potencia
suministrada por la tercera fuente 370 de suministro de potencia
puede escogerse de manera que tenga un valor lo suficiente alto
como para garantizar que el transistor se sature, lo que tiene como
resultado una caída de tan sólo 0,2 voltios entre el colector y el
emisor del transistor 360. El nivel de tensión suministrado a la
base del transistor 306 puede ajustarse también mediante el aporte
de una red resistiva entre la tercera fuente 370 de suministro de
potencia y la base del transistor 360. Cuando el sistema 300 se
sitúa en el segundo modo de funcionamiento, un modo de parada en
espera en el que se suprime el suministro de energía a algunos de
los subsistemas para reducir el consumo de energía y la generación
de calor, la potencia se retira de la primera fuente 310 de
suministro de potencia y de la tercera fuente 370 de suministro de
potencia. Aún se suministra potencia al subsistema 2 340 por parte
de la segunda fuente 320 de suministro de potencia. La línea de bus
de datos se carga a través de la segunda resistencia
pull-up (de igualación) 345, interna al subsistema 2
340. Esta tensión pull-up (de igualación) en la
línea 350 de bus de datos tiene como resultado una polarización
inversa del primer transistor 360 que desconecta eléctricamente la
línea 350 de bus de datos con respecto a la primera fuente 310 de
suministro de potencia.
Haciendo referencia a la Figura 4, se muestra en
ella un diagrama de bloques de una línea de bus de datos con
resistencias pull-up (de igualación) integrales con
sus respectivos circuitos de subsistemas, de acuerdo con una
tercera realización proporcionada a modo de ejemplo de la presente
invención. El sistema representado en la Figura 4 comprende una
primera fuente 410 de suministro de potencia, que opera en un primer
modo de funcionamiento, una segunda fuente 420 de suministro de
potencia, que opera en un primer y un segundo modos de
funcionamiento, una fuente de una señal de control 470, un primer
subsistema 430, que comprende una primera resistencia
pull-up (de igualación) 435, un segundo subsistema
440, que comprende una segunda resistencia pull-up
(de igualación) 445, de tal manera que el primer subsistema 430 y el
segundo subsistema 440 están, ambos, conectados a al menos una
línea 450 de bus de datos, y un primer transistor 460, de tal modo
que el colector de dicho transistor 460 está conectado a la primera
fuente 410 de suministro de potencia, la base de dicho transistor
460 está conectada a la fuente de una señal de control 470, y el
emisor del transistor está conectado al primer subsistema 430,
incluyendo una conexión a la resistencia pull-up (de
igualación) 435 interna al primer subsistema 430.
En esta realización proporcionada a modo de
ejemplo y que se muestra en la Figura 4, cuando el sistema 400 está
funcionando en el primer modo de funcionamiento, un modo de marcha,
se aplica una señal de control a la base del primer transistor 460
por parte de una fuente de una señal de control 470, tal como un
microprocesador o un circuito analógico discreto, y se suministra
potencia por parte de la primera fuente 410 de suministro de
potencia y la segunda fuente 420 de suministro de potencia. Cuando
la señal de control se aplica a la base del primer transistor 460,
el transistor 460 pasa a ser conductor entre el colector y el
emisor, y se suministra potencia al primer subsistema desde la
primera fuente 410 de suministro de potencia. El nivel de la señal
de control ha de escogerse de manera que tenga un nivel de tensión
lo suficientemente alto como para garantizar que el transistor se
sature, dando como resultado una caída de tan sólo 0,2 voltios entre
el colector y el emisor del transistor 460, a fin de garantizar que
el nivel de tensión suministrado al primer subsistema 430 sea tan
cercano al nivel de tensión de la primera fuente 410 de suministro
de potencia como sea posible. Cuando el sistema 400 se sitúa en el
segundo modo de funcionamiento, un modo de parada en espera en el
que se suprime el suministro de energía a algunos de los
subsistemas para reducir el consumo de energía y la generación de
calor, la señal de control se retira de la base del transistor 460.
La tensión de la primera fuente 410 de suministro de potencia puede
reducirse, apagarse o dejarse en su nivel completo de tensión,
dependiendo de la aplicación. Aún se suministra potencia al
subsistema 2 440 por parte de la segunda fuente 420 de suministro
de potencia. La línea de bus de datos se carga a través de la
segunda resistencia pull-up (de igualación) 445,
interna al subsistema 2 440. Esta tensión pull-up
(de igualación) en la línea 450 de bus de datos tiene como
resultado una polarización inversa del primer transistor 460 que
desconecta eléctricamente la línea 450 de bus de datos con respecto
a la primera fuente 410 de suministro de potencia.
Haciendo referencia a la Figura 5, se muestra en
ella un diagrama de estado 600 de una realización proporcionada a
modo de ejemplo del funcionamiento de los circuitos de acuerdo con
la presente invención. Cuando el sistema se encuentra en un primer
modo de funcionamiento 630, el modo de marcha, todos los sistemas
que son necesarios para el funcionamiento normal del sistema están
siendo alimentados con energía y funcionando. En el modo de marcha,
son aceptables dispositivos de refrigeración activos, tales como
ventiladores, y pueden utilizarse porque el usuario espera y puede
tolerar algo de ruido de funcionamiento en el curso de este modo.
Sin embargo, cuando el sistema se encuentra en el segundo modo de
funcionamiento 610, el modo de parada en espera, el sistema es
percibido por el usuario como apagado y el ruido generado por los
dispositivos activos es menos aceptable. Cuando un usuario decide
hacer pasar el sistema entre el primer modo de funcionamiento 630 y
el segundo modo de funcionamiento 610, se realiza una primera
transición 620 en la que se retira la potencia de la base del
transistor, según se muestra en las figuras previas, y se retira la
tensión de los sistemas cuyo funcionamiento no se requiere en el
modo de parada en espera. Cuando un usuario decide hacer pasar el
sistema entre el segundo modo de funcionamiento 610 y el primer
modo de funcionamiento 630, se efectúa una segunda transición 640 en
la que se aplica la tensión a la base del transistor, tal y como se
muestra en las figuras anteriores, y se aplica potencia a los
sistemas cuyo funcionamiento es necesario en el modo de marcha.
Claims (9)
1. Un aparato que comprende un interruptor (260;
360; 460), sensible a una señal de control (210; 370; 470), de tal
modo que dicho interruptor (260; 360; 460) aísla eléctricamente al
menos una línea (250; 350; 450) de bus de datos de una primera
fuente (210; 310; 410) de suministro de potencia mientras dicha
primera fuente (210; 310; 410) de suministro de potencia se
encuentra en un primer modo de funcionamiento, y conecta
eléctricamente dicha línea (250; 350; 450) de bus de datos a dicha
primera fuente (210; 310; 410) de suministro de potencia mientras
dicha primera fuente (210; 310; 410) de suministro de potencia está
en un segundo modo de funcionamiento; caracterizado porque
dicha línea (250; 350; 450) se conecta eléctricamente a una segunda
fuente (220; 320; 420) de suministro de potencia durante dicho
primer modo de funcionamiento y dicho segundo modo de
funcionamiento.
2. El aparato de acuerdo con la reivindicación
1, en el cual el interruptor (260; 360; 460) es un transistor.
3. El aparato de acuerdo con la reivindicación
1, en el cual la línea (250; 350; 450) de bus de datos está
conectada al interruptor (260; 360; 460) a través de una resistencia
(235; 335; 435).
4. El aparato de acuerdo con la reivindicación
3, en el cual la resistencia (235; 335; 435) está situada dentro de
un dispositivo.
5. El aparato de acuerdo con la reivindicación
4, en el cual el dispositivo es un circuito integrado.
6. El aparato de acuerdo con la reivindicación
1, en el cual una pluralidad de interruptores aíslan eléctricamente
una pluralidad de líneas de bus de datos con respecto a la primera
fuente (210; 310; 410) de suministro de potencia mientras dicha
primera fuente (410) de suministro de potencia está en dicho primer
modo de funcionamiento, y conectan eléctricamente una pluralidad de
líneas de bus de datos a la primera fuente (410) de suministro de
potencia mientras dicha primera fuente (410) de suministro de
potencia se encuentra en dicho segundo modo de funcionamiento, de
tal modo que cada una de dicha pluralidad de líneas de bus de datos
se conecta eléctricamente a dicha segunda fuente de suministro de
potencia durante dicho primer modo de funcionamiento y dicho segundo
modo de funcionamiento.
7. El aparato de acuerdo con la reivindicación
2, en el cual el transistor comprende una base, un colector y un
emisor, de manera que dicha primera fuente (410) de suministro de
potencia se conecta eléctricamente al colector, la línea (450) de
bus de datos se conecta eléctricamente al emisor, y una segunda
fuente de suministro de potencia se conecta eléctricamente a la
línea (450) de bus de datos, de tal forma que dicho transistor
presenta un estado conductor mientras dicha primera fuente (410) de
suministro de potencia está activa o encendida, y presenta un
estado no conductor mientras dicha primera fuente (410) de
suministro de potencia está desactivada o apagada.
8. El aparato de acuerdo con la reivindicación
1, en el cual dicho interruptor (260) recibe una señal de control
de dicha primera fuente (210) de suministro de potencia.
9. El aparato de acuerdo con la reivindicación
1, en el cual dicho interruptor (360) recibe una señal de control
de una tercera fuente (370) de suministro de potencia.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50189403P | 2003-09-09 | 2003-09-09 | |
| US501894P | 2003-09-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2308253T3 true ES2308253T3 (es) | 2008-12-01 |
Family
ID=34273075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04783670T Active ES2308253T3 (es) | 2003-09-09 | 2004-09-09 | Aparato de pull-up (igualacion) activo para bus de datos. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7459939B2 (es) |
| EP (1) | EP1665060B1 (es) |
| JP (1) | JP2007505375A (es) |
| KR (1) | KR101129006B1 (es) |
| CN (1) | CN100472495C (es) |
| BR (1) | BRPI0413824A (es) |
| DE (1) | DE602004013346T2 (es) |
| ES (1) | ES2308253T3 (es) |
| WO (1) | WO2005024642A2 (es) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106612377B (zh) * | 2017-01-12 | 2019-09-27 | 维沃移动通信有限公司 | 一种控制双摄像头的电路、移动终端和方法 |
| CN108134599B (zh) * | 2017-12-04 | 2019-03-08 | 山东高云半导体科技有限公司 | 一种i3c总线控制接口电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272396B2 (en) * | 1991-09-05 | 1996-11-26 | Unitrode Corp | Controllable bus terminator with voltage regulation |
| US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| US5336948A (en) * | 1992-12-16 | 1994-08-09 | Unitrode Corporation | Active negation emulator |
| JP3698439B2 (ja) * | 1994-12-02 | 2005-09-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ | データ通信バスを有する回路 |
| US5635852A (en) * | 1995-04-17 | 1997-06-03 | Linfinity Microelectronics, Inc. | Controllable actice terminator for a computer bus |
| DE19611945C1 (de) * | 1996-03-26 | 1997-11-20 | Daimler Benz Ag | Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung |
| JP3400294B2 (ja) * | 1997-04-25 | 2003-04-28 | 富士通株式会社 | プル・アップ回路及び半導体装置 |
| US6005432A (en) * | 1998-04-01 | 1999-12-21 | S3 Incorporated | Voltage level shift system and method |
| US6181193B1 (en) * | 1999-10-08 | 2001-01-30 | International Business Machines Corporation | Using thick-oxide CMOS devices to interface high voltage integrated circuits |
| US6356106B1 (en) * | 2000-09-12 | 2002-03-12 | Micron Technology, Inc. | Active termination in a multidrop memory system |
| JP3664236B2 (ja) * | 2000-10-30 | 2005-06-22 | ティアック株式会社 | Ｕｓｂ機器 |
| US6781415B2 (en) * | 2001-11-27 | 2004-08-24 | Fairchild Semiconductor Corporation | Active voltage level bus switch (or pass gate) translator |
| US6771095B1 (en) * | 2002-11-22 | 2004-08-03 | Analog Devices, Inc. | Level translating digital switch |
| JP4345471B2 (ja) * | 2003-12-18 | 2009-10-14 | セイコーエプソン株式会社 | 物理層回路、データ転送制御装置、及び電子機器 |
-
2004
- 2004-09-09 ES ES04783670T patent/ES2308253T3/es active Active
- 2004-09-09 WO PCT/US2004/029522 patent/WO2005024642A2/en active Application Filing
- 2004-09-09 BR BRPI0413824-4A patent/BRPI0413824A/pt not_active IP Right Cessation
- 2004-09-09 EP EP04783670A patent/EP1665060B1/en not_active Expired - Fee Related
- 2004-09-09 US US10/569,156 patent/US7459939B2/en not_active Expired - Fee Related
- 2004-09-09 DE DE602004013346T patent/DE602004013346T2/de active Active
- 2004-09-09 CN CNB2004800258889A patent/CN100472495C/zh not_active Expired - Fee Related
- 2004-09-09 KR KR1020067003643A patent/KR101129006B1/ko not_active IP Right Cessation
- 2004-09-09 JP JP2006525547A patent/JP2007505375A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE602004013346D1 (de) | 2008-06-05 |
| DE602004013346T2 (de) | 2009-07-09 |
| EP1665060A2 (en) | 2006-06-07 |
| BRPI0413824A (pt) | 2006-10-24 |
| EP1665060B1 (en) | 2008-04-23 |
| CN100472495C (zh) | 2009-03-25 |
| WO2005024642A3 (en) | 2005-06-23 |
| KR20070037561A (ko) | 2007-04-05 |
| WO2005024642A2 (en) | 2005-03-17 |
| CN1849595A (zh) | 2006-10-18 |
| US20060290811A1 (en) | 2006-12-28 |
| US7459939B2 (en) | 2008-12-02 |
| KR101129006B1 (ko) | 2012-03-27 |
| JP2007505375A (ja) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101260307B1 (ko) | 전원공급장치 | |
| US20080007122A1 (en) | Interface circuit for providing a computer logic circuit with first and second voltages and an associated method | |
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| US6549032B1 (en) | Integrated circuit devices with power supply detection circuitry | |
| ES2308253T3 (es) | Aparato de pull-up (igualacion) activo para bus de datos. | |
| US7006161B2 (en) | Bus operation with integrated circuits in an unpowered state | |
| US20180213618A1 (en) | Power supply system and voltage output module | |
| US6271704B1 (en) | Method and apparatus for balancing current in a system with two sets of termination devices | |
| KR20040101383A (ko) | Ｄｖｉ 수신기 ｉｃ의 전원-온 검출 | |
| EP1333360B1 (en) | Electrical apparatus and operation of peripheral devices therewith | |
| KR100287613B1 (ko) | 전원제거시필요동작을유지시키는스위칭회로를구비한제어시스템 | |
| US6707385B2 (en) | DC motor rotation speed alarm circuitry | |
| US11968801B2 (en) | Fan control system and method | |
| JP2008141938A (ja) | ファンシステム及びその起動方法 | |
| US11005252B2 (en) | Protection circuit applied to electronic device and associated protection method | |
| MXPA06002497A (es) | Aparato de arranque activo para un conductor comun de datos | |
| TWI818657B (zh) | 供電電路與具有該供電電路之電子裝置 | |
| US8994211B2 (en) | Node redundant power architecture for two domains with electronic circuit breakers | |
| JP2002134988A (ja) | グランド接続方式 | |
| US20060012936A1 (en) | Electronic apparatus | |
| US20200016912A1 (en) | Printing apparatus and power supply circuit | |
| US20050270815A1 (en) | Full-bridge circuit | |
| CN115801971A (zh) | 电子设备 | |
| JPH04324674A (ja) | Ｃｍｏｓｉｃの保護回路 | |
| JP2005079746A (ja) | 複合電子機器の電源制御装置 |