CN1849595A - 数据总线的有源上拉设备 - Google Patents

数据总线的有源上拉设备 Download PDF

Info

Publication number
CN1849595A
CN1849595A CNA2004800258889A CN200480025888A CN1849595A CN 1849595 A CN1849595 A CN 1849595A CN A2004800258889 A CNA2004800258889 A CN A2004800258889A CN 200480025888 A CN200480025888 A CN 200480025888A CN 1849595 A CN1849595 A CN 1849595A
Authority
CN
China
Prior art keywords
power supply
operator scheme
equipment according
data bus
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800258889A
Other languages
English (en)
Other versions
CN100472495C (zh
Inventor
威廉·约翰·泰斯丁
大卫·吉恩·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1849595A publication Critical patent/CN1849595A/zh
Application granted granted Critical
Publication of CN100472495C publication Critical patent/CN100472495C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种数据总线的有源上拉配置，不受子系统中的集成上拉电阻的影响。本申请大体上涉及包括多个电源电平和数据总线的数字系统。更具体地，本发明涉及包括由公共总线相连的子系统的数字系统，公共总线要求自动对特定总线或线路进行充电。在使用I2C总线并且使用根据本发明典型实施例的本发明的电视信号处理设备中，第一装置操作于第一操作模式中，第二装置操作于所述第一操作模式和第二操作模式中，其中，所述第一电路和所述第二电路都由I2C总线相连，其中所述需要有源上拉的每一个总线经由集成在第一装置中的第一电阻与第一电源相连，并且经由集成在所述第二装置中的第二电阻与第二电源相连。第一电阻在第二操作模式期间与第一电源电分离，在第二操作模式期间与第一电源电连接。

Description

数据总线的有源上拉设备
技术领域
本申请大体上涉及包括多个电源电平和数据总线的数字系统。更具体地，本发明涉及包括由公共总线相连的子系统的数字系统，公共总线要求自动对特定总线或线路进行充电。
背景技术
本申请大体上涉及包括多个电源电平、操作模式和至少一个数据总线的数字系统。例如电视系统、家庭和便携式音频系统和卫星接收系统的系统可以包含多于一个的电源电平或操作模式。操作模式的示例可以是运行模式，其中系统操作于其主要预期的操作模式中，例如对于电视系统，系统接收电视信号、解码信号并在电视屏幕上显示图像。在待机模式中，系统处于次要操作模式中，典型地只执行在运行模式中所执行的功能的子集，并且可能只执行一般不在运行模式中执行的多个功能。在电视系统中，不显示画面并且不播放音频，然而可以给电子器件的一部分提供电能来接收广播的管理或指南数据，或者等待远程控制命令以重新开始运行模式。在关闭模式中，从设备中移去电源并且不给子系统提供电能。
在待机模式中，希望从尽可能多的系统中移去电源来减少电源消耗。减少的电源消耗导致从电子器件中发出减少的热发射，并且减少了对例如电扇等有源冷却系统的需求。在待机模式期间消除了对有源冷却系统的需求具有进一步减少电源消耗并且减少当用户不使用该设备时产生的噪声的有利效果。
当试图从尽可能多的子系统中移去电源时出现的一个问题在一个或多个系统或集成电路包括集成上拉电阻时会发生。图1示出了对数据总线(150)进行充电的通用方法，并且示出了当多于一个子系统(130，140)附加在相同数据总线(150)上、每一个具有其各自的集成上拉电阻(135，145)时会发生的问题。当图1所示的系统操作于运行模式中，电压施加在第二电源(120)和第一电源(110)上。当系统进入待机模式中并且只需要子系统2(140)保持待机操作时，希望从子系统1(130)中移去电源而保持给子系统2(140)供电(140)。现在出现一个问题，因为当将第一电源(110)设置为零电压时，第一电阻(135)和第二电阻(145)的组合成为第二电源(120)的分压器，并且作为第二电源电平(120)和零电压之间的分压结果，数据总线(150)电压降到低于希望电平。因此最好是移去第一电阻(135)并且使第二电阻(145)给数据总线(150)提供所需的电荷。然而子系统通常由外部实体设计或制造并且具有不易于移去的集成上拉电阻。对于上拉电阻在集成电路内部并且不能够被移去的集成电路，尤其是这样的。希望找到一种可选方法，能够从第一子系统(130)中移去电压并且保持第二子系统(140)的电压，同时避免上述不希望的分压效果并且不需要移去关机子系统的上拉电阻。
发明内容
根据本发明的方案，具有第一操作模式和第二操作模式的设备包括：数据总线；第一电源，操作于所述第一模式中；第二电源，操作于所述第二模式中；第三电源，操作于所述第一模式和所述第二模式中；以及具有基极、集电极和发射极的晶体管，其中所述第一电源与基极电耦合，第二电源与集电极电耦合，信号线路与发射极电耦合并且第三电源与信号线路电耦合，其中，所述晶体管在所述第一模式期间正向偏置，在所述第二模式期间反向偏置。
附图说明
结合附图，通过参考下面本发明实施例的说明，本发明的上述及其它特点和优点、以及获得它们的方式变得显而易见，并且可以更好地理解本发明，附图中：
图1是根据现有技术、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图2是根据本发明的第一典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图3是根据本发明的第二典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图4是根据本发明的第三典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图5是根据本发明的第四典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图6是根据本发明的电路操作的典型实施例的状态图。
具体实施方式
在此所示的示例示出了本发明的优选实施例，并且决不应该认为这些示例限制了本发明的范围。
参考图1，示出了根据现有技术100、具有与各个子系统集成的上拉电阻的数据总线的电路图。图1所示的系统包括：第一电源110，操作于第一操作模式中；第二电源120，操作于第一操作模式和第二操作模式中；第一子系统130，包括第一上拉电阻135；第二子系统140，包括第二上拉电阻145，其中，第二子系统130和第二子系统140都与至少一个数据总线150相连。数据总线可以是例如通常用于例如电视信号处理设备等消费类电子系统中的I2C总线。
参考图2，示出了根据本发明的第一典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图2所示的系统包括：第一电源210，操作于第一操作模式中；第二电源220，操作于第一和第二操作模式中；第一子系统230，包括第一上拉电阻235；第二子系统240，包括第二上拉电阻245，其中，第一子系统230和第二子系统240都与至少一个数据总线250相连；以及第一晶体管260，其中所述晶体管260的基极和集电极与第一电源210相连，以及晶体管的发射极与第一子系统230相连，该连接包括与在第一子系统230内部的上拉电阻235的连接。
在图2所示的典型实施例中，当系统200操作于第一操作模式(运行模式)中时，由第一电源210和第二电源220供电。当由第一电源210给第一晶体管260的基极供电时，晶体管260在集电极和发射极之间导通，并且电源被提供给第一子系统。典型实施例所提供的电源比施加到晶体管260的基极的电压低大约0.7伏特，并且因此导致在集电极和发射极之间有0.7伏特的压降。可以将电阻网络添加到晶体管260的基极电源线和/或集电极，以便确保晶体管饱和，从而在晶体管260的集电极和发射极之间只有0.2伏特的压降。当系统200处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从第一电源210移去电源。仍然由第二电源220给子系统2240供电。通过在子系统2240内部的第二上拉电阻245对数据总线进行充电。数据总线250上的上拉电压导致第一晶体管260的反向偏置，数据总线250与第一电源210电断开。
参考图3，示出了根据本发明的第二典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图3所示的系统包括：第一电源310，操作于第一操作模式中；第二电源320，操作于第一和第二操作模式中；第三电源370，操作于第一操作模式中；第一子系统330，包括第一上拉电阻335；第二子系统340，包括第二上拉电阻345，其中，第一子系统330和第二子系统340都与至少一个数据总线350相连；以及第一晶体管360，其中，所述晶体管360的集电极与第一电源310相连，所述晶体管360的基极与第三电源相连，并且晶体管的发射极与第一子系统330相连，该连接包括与在第一子系统330内部的上拉电阻335的连接。
在图3所示的典型实施例中，当系统300操作于第一操作模式(运行模式)中时，由第一电源310和第二电源以及第三电源370供电。当由第三电源370给第一晶体管360的基极供电时，晶体管360在集电极和发射极之间导通，并且电源被提供给第一子系统。可以选择由第三电源370所提供的电源，使其具有足够高的值，以确保晶体管饱和，从而在晶体管360的集电极和发射极之间只有0.2伏特的压降。同样可以通过在第三电源370和晶体管360的基极之间提供电阻网络，来调整施加到晶体管360的基极的电压电平。当系统300处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从第一电源310和第三电源370中移去电源。仍然由第二电源320给子系统2 340供电。通过在子系统2 340内部的第二上拉电阻345给数据总线充电。数据总线350上的上拉电压导致第一晶体管360的反向偏置，数据总线350与第一电源310电断开。
参考图4，示出了根据本发明的第三典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图4所示的系统包括：第一电源410，操作于第一操作模式中；第二电源420，操作于第一和第二操作模式中；控制信号源470；第一子系统430，包括第一上拉电阻435；第二子系统440，包括第二上拉电阻445，其中，第一子系统430和第二子系统440都与至少一个数据总线450相连；以及第一晶体管460，其中，所述晶体管460的集电极与第一电源410相连，所述晶体管460的基极与控制信号源470相连，并且晶体管的发射极与第一子系统430相连，该连接包括与在第一子系统430内部的上拉电阻435的连接。
在图4所示的典型实施例中，当系统400操作于第一操作模式(运行模式)中时，由例如微处理器或离散模拟电路等控制信号源470给第一晶体管460的基极提供控制信号，由第一电源410和第二电源420供电。当控制信号被施加到第一晶体管460的基极上时，晶体管460在集电极和发射极之间导通，并且来自第一电源410的电源被提供给第一子系统。应该选择控制信号的电平，使其具有足够高的电压电平，以确保晶体管饱和，从而在晶体管460的集电极和发射极之间只有0.2伏特的压降，以确保施加在第一子系统430上的电压电平尽可能地接近第一电源410的电压电平。当系统400处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从晶体管460的基极移去控制信号。可以减少、关闭第一电源410，或根据应用而保持在其全电压电平上。通过在子系统2 440内部的第二上拉电阻445给数据总线充电。数据总线450上的上拉电压导致第一晶体管460的反向偏置，数据总线450与第一电源410电断开。
参考图5，示出了根据本发明的第四典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图5所示的系统包括：第一电源510，操作于第一操作模式和第二操作模式中；控制信号源570；第一子系统530，包括第一上拉电阻535；第二子系统540，包括第二上拉电阻545，其中，第一子系统530和第二子系统540都与至少一个数据总线550相连；以及第一晶体管560，其中，所述晶体管560的集电极与第一电源510相连，所述晶体管560的基极与控制信号源570相连，并且晶体管的发射极与第一子系统530相连，该连接包括与在第一子系统530内部的上拉电阻535的连接。
在图5所示的典型实施例中，当系统500操作于第一操作模式(运行模式)中时，由例如微处理器或离散模拟电路等控制信号源570给第一晶体管560的基极提供控制信号，由第一电源510供电。控制信号源570也可以是第二电源，只在操作于第一操作模式中时具有足够高的电压以使晶体管560只在第一操作模式中正向偏置，在第二操作模式中时具有足够低的电压以使晶体管560在第二操作模式中反向偏置。当信号被施加到第一晶体管560的基极时，晶体管560在集电极和发射极之间导通，并且来自第一电源510的电源被提供给第一子系统。应该选择控制信号的电平，使其具有足够高的电压电平，以确保晶体管饱和，从而在晶体管560的集电极和发射极之间只有0.2伏特的压降，以确保施加在第一子系统530上的电压电平尽可能地接近第一电源510的电压电平。当系统500处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从晶体管560的基极移去控制信号。由第一电源510给子系统2 540供电。通过在子系统2 540内部的第二上拉电阻545给数据总线充电。数据总线550上的上拉电压导致第一晶体管560的反向偏置，数据总线550与第一电源510电断开。
参考图6，示出了根据本发明的电路操作的典型实施例的状态图600。当系统处于第一操作模式(运行模式)中时(630)，给系统正常操作所需的所有系统供电并使其操作。在运行模式中，例如电扇等有源冷却设备是可接受的，并且可以由于用户期望而使用，并且可以在该操作模式期间容忍一些操作噪声。然而，当系统处于第二操作模式(待机模式)中时(610)，用户认为系统关闭并且由有源设备所产生的噪声是不可接受的。当用户决定系统在第一操作模式(630)和第二操作模式(610)之间转换时，进行第一转换620，其中如上图所示，从晶体管的基极移去电源，并且从在待机操作模式中不需要的系统移去电压。当用户决定系统在第二操作模式(610)和第一操作模式(630)之间转换时，进行第二转换640，其中如上图所示，给晶体管的基极施加电压，并且给在运行操作模式中所需的系统供电。

Claims (24)

1.一种具有第一操作模式和第二操作模式的设备，包括：
数据总线；
第一电源，操作于所述第一模式中；
第二电源，操作于所述第二模式中；
第三电源，操作于所述第一模式和所述第二模式中；以及
晶体管，具有基极、集电极和发射极，其中，所述第一电源与基极电耦合，第二电源与集电极电耦合，信号线路与发射极电耦合并且第三电源与信号线路电耦合，其中，所述晶体管在所述第一模式期间表现为导通状态，在所述第二模式期间表现为非导通状态。
2.根据权利要求1所述的设备，其中，信号线经由电阻与集电极相连。
3.根据权利要求2所述的设备，其中，电阻位于装置内。
4.根据权利要求3所述的设备，其中，所述装置是集成电路。
5.一种设备，包括响应第一电源电压电平的开关，其中，所述开关使数据总线与第二电源在第一操作模式中电分离，并且使所述数据总线与所述第二电源在第二操作模式中电连接。
6.根据权利要求5所述的设备，其中，开关是晶体管。
7.根据权利要求5所述的设备，其中，数据总线经由电阻与开关相连。
8.根据权利要求7所述的设备，其中，电阻位于装置中。
9.根据权利要求8所述的设备，其中，所述装置是集成电路。
10.根据权利要求5所述的设备，其中，多个开关使多个数据总线与第二电源在第一操作模式中电分离，并且使多个数据总线与第二电源在第二操作模式中电连接。
11.一种设备，包括响应控制信号的开关，其中，所述开关使数据总线与电源在第一操作模式中电分离，并且使所述数据总线与所述电源在第二操作模式中电连接。
12.根据权利要求11所述的设备，其中，开关是晶体管。
13.根据权利要求11所述的设备，其中，数据总线经由电阻与开关相连。
14.根据权利要求13所述的设备，其中，电阻位于装置中。
15.根据权利要求14所述的设备，其中，所述装置是集成电路。
16.根据权利要求11所述的设备，其中，多个开关使多个数据总线与电源在第一操作模式中电分离，并且使多个数据总线与电源在第二操作模式中电连接。
17.一种电视信号处理设备，具有操作于第一操作模式中的第一装置以及操作于所述第一操作模式和第二操作模式中的第二装置，其中，所述第一装置和所述第二装置都与至少一个数据总线相连，其中，所述数据总线经由集成在所述第一装置中的第一电阻与第一电源相连，并且所述数据总线经由集成在所述第二装置中的第二电阻与第二电源相连，其中，在所述第二操作模式期间所述第一电阻与所述第一电源电分离，并且在所述第二操作模式期间所述第一电阻与所述第一电源电连接。
18.根据权利要求17所述的设备，其中，在所述第二操作模式期间第一电阻与所述第一电源电分离，并且在所述第二操作模式期间所述第一电阻通过开关与所述第一电源电连接。
19.根据权利要求18所述的设备，其中，开关是晶体管。
20.根据权利要求18所述的设备，其中，开关响应第一电源。
21.根据权利要求18所述的设备，其中，开关响应第三电源。
22.根据权利要求18所述的设备，其中，开关响应控制信号。
23.根据权利要求17所述的设备，其中，所述第一装置是集成电路。
24.根据权利要求18所述的设备，其中，所述第二装置是集成电路。
CNB2004800258889A 2003-09-09 2004-09-09 数据总线的有源上拉设备 Expired - Fee Related CN100472495C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50189403P 2003-09-09 2003-09-09
US60/501,894 2003-09-09

Publications (2)

Publication Number Publication Date
CN1849595A true CN1849595A (zh) 2006-10-18
CN100472495C CN100472495C (zh) 2009-03-25

Family

ID=34273075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800258889A Expired - Fee Related CN100472495C (zh) 2003-09-09 2004-09-09 数据总线的有源上拉设备

Country Status (9)

Country Link
US (1) US7459939B2 (zh)
EP (1) EP1665060B1 (zh)
JP (1) JP2007505375A (zh)
KR (1) KR101129006B1 (zh)
CN (1) CN100472495C (zh)
BR (1) BRPI0413824A (zh)
DE (1) DE602004013346T2 (zh)
ES (1) ES2308253T3 (zh)
WO (1) WO2005024642A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108134599A (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路
WO2018130065A1 (zh) * 2017-01-12 2018-07-19 维沃移动通信有限公司 一种控制双摄像头的电路、移动终端和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US5336948A (en) * 1992-12-16 1994-08-09 Unitrode Corporation Active negation emulator
DE69522928T2 (de) * 1994-12-02 2002-04-11 Koninkl Philips Electronics Nv Schaltung zur Kopplung von Kommunikations-Bussen
US5635852A (en) * 1995-04-17 1997-06-03 Linfinity Microelectronics, Inc. Controllable actice terminator for a computer bus
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
JP3400294B2 (ja) * 1997-04-25 2003-04-28 富士通株式会社 プル・アップ回路及び半導体装置
US6005432A (en) * 1998-04-01 1999-12-21 S3 Incorporated Voltage level shift system and method
US6181193B1 (en) * 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits
US6356106B1 (en) * 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
JP3664236B2 (ja) * 2000-10-30 2005-06-22 ティアック株式会社 Ｕｓｂ機器
US6781415B2 (en) * 2001-11-27 2004-08-24 Fairchild Semiconductor Corporation Active voltage level bus switch (or pass gate) translator
US6771095B1 (en) * 2002-11-22 2004-08-03 Analog Devices, Inc. Level translating digital switch
JP4345471B2 (ja) * 2003-12-18 2009-10-14 セイコーエプソン株式会社 物理層回路、データ転送制御装置、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018130065A1 (zh) * 2017-01-12 2018-07-19 维沃移动通信有限公司 一种控制双摄像头的电路、移动终端和方法
CN108134599A (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路

Also Published As

Publication number Publication date
EP1665060B1 (en) 2008-04-23
WO2005024642A3 (en) 2005-06-23
WO2005024642A2 (en) 2005-03-17
KR20070037561A (ko) 2007-04-05
BRPI0413824A (pt) 2006-10-24
US20060290811A1 (en) 2006-12-28
CN100472495C (zh) 2009-03-25
US7459939B2 (en) 2008-12-02
EP1665060A2 (en) 2006-06-07
DE602004013346T2 (de) 2009-07-09
KR101129006B1 (ko) 2012-03-27
JP2007505375A (ja) 2007-03-08
DE602004013346D1 (de) 2008-06-05
ES2308253T3 (es) 2008-12-01

Similar Documents

Publication Publication Date Title
US6026458A (en) System with pluggable adapter card and hot-swap interface controller
CN1133111C (zh) 节电显示装置
JPH03223915A (ja) 情報処理システム及び外部記憶装置
US8692480B2 (en) Power supply unit and method for controlling a power supply unit
CN109905619B (zh) 显示装置
CN1678047A (zh) 电视接收机及其显示控制方法
KR100751454B1 (ko) 디스플레이 장치
CN110880294A (zh) 一种oled驱动电源和电子产品
JPH08237276A (ja) 家庭用システムネットワーク内のｓｃａｒｔ形接続の検出方法
CN100472495C (zh) 数据总线的有源上拉设备
US11713010B2 (en) Recreational vehicle control apparatus and recreational vehicle
CN100432973C (zh) 集成电路处于未通电状态时的总线操作
EP1333360A2 (en) Electrical apparatus and operation of peripheral devices therewith
US20100177539A1 (en) Electrical appliance and power supply thereof
KR100744938B1 (ko) 플라즈마 디스플레이 패널용 전원공급 장치
CN111190373B (zh) 一种电器设备、待机控制电路及其控制方法
CN214504181U (zh) 一种电源切断控制装置以及用电设备
CN112833516B (zh) 空调内外机通讯电路以及空调器
CN218897162U (zh) 一种电源切换电路及电子设备
CN218456339U (zh) 线控器备用电源切换电路、空调器的线控器及空调器
CN220210421U (zh) 开关电路、电路板和电子设备
CN218678848U (zh) 一种显示装置及供电电路
CN115379603B (zh) 加热驱动电路、方法及电子设备
US11968801B2 (en) Fan control system and method
KR100732165B1 (ko) 영상기기의 전원 관리 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20190909

CF01 Termination of patent right due to non-payment of annual fee