JP4345471B2 - 物理層回路、データ転送制御装置、及び電子機器 - Google Patents
物理層回路、データ転送制御装置、及び電子機器 Download PDFInfo
- Publication number
- JP4345471B2 JP4345471B2 JP2003421082A JP2003421082A JP4345471B2 JP 4345471 B2 JP4345471 B2 JP 4345471B2 JP 2003421082 A JP2003421082 A JP 2003421082A JP 2003421082 A JP2003421082 A JP 2003421082A JP 4345471 B2 JP4345471 B2 JP 4345471B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transistor
- enable signal
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 title claims description 64
- 238000001514 detection method Methods 0.000 claims description 102
- 238000012545 processing Methods 0.000 claims description 27
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 36
- 101100388504 Chlamydomonas reinhardtii ODA4 gene Proteins 0.000 description 7
- 101100389631 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP45 gene Proteins 0.000 description 7
- 101100119048 Ogataea pini SUP2 gene Proteins 0.000 description 5
- 101150015279 RUP1 gene Proteins 0.000 description 5
- 101100065564 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP35 gene Proteins 0.000 description 5
- 238000013016 damping Methods 0.000 description 5
- 101000666657 Homo sapiens Rho-related GTP-binding protein RhoQ Proteins 0.000 description 4
- 102100038339 Rho-related GTP-binding protein RhoQ Human genes 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 101150072471 rdp1 gene Proteins 0.000 description 4
- 239000000725 suspension Substances 0.000 description 4
- 101100476223 Arabidopsis thaliana RUP2 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
また本発明は、上記のいずれかのデータ転送制御装置と、前記データ転送制御装置を制御する処理部とを含む電子機器に関係する。
図1に、本実施形態のデータ転送制御装置の構成例を示す。図1のデータ転送制御装置は、トランシーバ200と転送コントローラ210とバッファコントローラ220とデータバッファ230とインターフェース回路240を含む。なおこれらの回路ブロックの一部を省略したり、これらの回路ブロック間の接続形態を変更したり、これらとは異なる回路ブロックを追加してもよい。例えばバッファコントローラ22やデータバッファ230やインターフェース回路240を省略した構成にすることもできる。
図2にトランシーバ200が含む本実施形態の物理層回路の詳細な構成例を示す。
図3にVBUS検出回路100、受信制御回路110の具体的な構成例を示す。なお本実施形態のVBUS検出回路100、受信制御回路110は図3の構成に限定されず、図3の回路要素の一部を省略したり、回路要素間の接続形態を変更したり、図3とは異なる回路要素を追加してもよい。
次に図4(A)(B)を用いて、USBにおいてサスペンド状態からFSのデータ転送が開始されるまでのシーケンスを説明する。
本実施形態のVBUS検出回路100は図5に示すように、VBUSの供給電圧VBを抵抗R1、R2により電圧分割している。そしてこの分割電圧VDが検出バッファ102に入力される。このようにすることで以下のような利点を得ることができる。
VD=VB×RV2/(RV1+RV2)<VR (1)
の関係式を満たすことが望ましい。
RV1+RV2>VB/IS (2)
の関係式を満たすことが望ましい。
図6に差動レシーバ32(FS用)の具体的な回路構成例を示す。この差動レシーバ32は演算増幅回路120、122と、出力回路124と、インバータ回路126、128と、基準電圧発生回路130を含む。なおこれらの一部を省略する構成としてもよい。
図8にシングルエンドレシーバ34の回路構成例を示す。なおシングルエンドレシーバ36の構成もシングルエンドレシーバ34と同様であるため説明を省略する。
USBでは、転送レートが12MbpsであるFS(Full Speed)モードが定義されている。そしてUSB2.0では、このFSモードに加えて、転送レートが480MbpsであるHS(High Speed)モードが定義されている。本実施形態の手法は、このようなHSモードをサポートする物理層回路のFSの受信回路にも適用できる。
図12に、本実施形態の電子機器の構成例を示す。この電子機器300は、本実施形態で説明したデータ転送制御装置310と、ASICなどで構成されるアプリケーション層デバイス320と、CPU330と、ROM340と、RAM350と、表示部360と、操作部370を含む。なおこれらの機能ブロックの一部を省略する構成としてもよい。
30 受信回路、32 差動レシーバ、34、36 シングルエンドレシーバ、
40、42 抵抗回路、50、52 抵抗制御回路、
100 VBUS検出回路、102 検出バッファ、110 受信制御回路
200 トランシーバ、210 転送コントローラ、220 バッファコントローラ、
230 データバッファ、240 インターフェース回路、
Claims (9)
- USB(Universal Serial Bus)を介したデータ転送を行うデバイス側のセルフパワーのデータ転送制御装置のための物理層回路であって、
USBのVBUSラインの電圧を監視し、VBUSラインの電圧が所定電圧を超えた場合に、VBUS検出信号をアクティブにするVBUS検出回路と、
差動信号を構成する第1、第2の信号が入力され、前記第1、第2の信号を用いた受信処理を行い、差動レシーバと第1のシングルエンドレシーバと第2のシングルエンドレシーバを有する受信回路と、
前記受信回路に対してイネーブル信号を出力する受信制御回路とを含み、
前記受信制御回路が、
処理部により設定される第2のイネーブル信号を受け、前記第2のイネーブル信号がアクティブであっても前記VBUS検出信号がノンアクティブである場合には、前記受信回路に出力する前記イネーブル信号をノンアクティブにして前記受信回路をディスエーブル状態に設定し、前記第2のイネーブル信号がノンアクティブである場合には、前記VBUS検出信号がアクティブであっても、前記受信回路に出力する前記イネーブル信号をノンアクティブにして前記受信回路をディスエーブル状態に設定し、前記第2のイネーブル信号及び前記VBUS検出信号が共にアクティブである場合に、前記受信回路に出力する前記イネーブル信号をアクティブにして前記受信回路をイネーブル状態に設定すると共に、前記第2のイネーブル信号として、前記処理部により設定される差動レシーバ用入力イネーブル信号、第1、第2のシングルエンドレシーバ用入力イネーブル信号を受け、前記イネーブル信号として、差動レシーバ用出力イネーブル信号、第1、第2のシングルエンドレシーバ用出力イネーブル信号を出力して、前記受信回路の前記差動レシーバ、前記第1、第2のシングルエンドレシーバのディスエーブル、イネーブルを制御することを特徴とする物理層回路。 - 請求項1において、
前記受信回路が、その第1、第2の差動入力に前記第1、第2の信号が入力される前記差動レシーバを含み、
前記イネーブル信号がノンアクティブである場合には、前記差動レシーバが含む演算増幅回路の電流源用トランジスタがオフになることを特徴とする物理層回路。 - 請求項2において、
前記電流源用トランジスタに基準電圧を出力する基準電圧発生回路を含み、
前記イネーブル信号がノンアクティブである場合には、前記基準電圧発生回路の出力ノードが電源電圧に設定されると共に前記基準電圧発生回路において流れる電流がオフになることを特徴とする物理層回路。 - 請求項3において、
前記基準電圧発生回路が、
カレントミラー回路を構成する第1導電型の第1、第2のトランジスタと、
前記第1のトランジスタに直列に接続され、前記イネーブル信号がアクティブの場合にオンになる第2導電型の第3のトランジスタと、
前記第2のトランジスタに直列に接続され、そのゲート及びドレインが前記基準電圧発生回路の出力ノードに接続される第2導電型の第4のトランジスタと、
前記出力ノードと第1の電源のノードとの間に設けられる第2導電型の第5のトランジスタを含み、
前記イネーブル信号がノンアクティブである場合には、前記第3のトランジスタがオフになると共に前記第5のトランジスタがオンになることを特徴とする物理層回路。 - 請求項1乃至4のいずれかにおいて、
前記受信回路が、その入力に前記第1の信号が入力される前記第1のシングルエンドレシーバと、その入力に前記第2の信号が入力される前記第2のシングルエンドレシーバを含み、
前記第1、第2のシングルエンドレシーバの各々が、
前記第1又は第2の信号が入力される第1のインバータ回路と、前記第1のインバータ回路の出力ノードがその入力に接続される第2のインバータ回路を含み、
前記イネーブル信号がノンアクティブである場合には、前記第1、第2のインバータ回路の出力ノードが電源電圧に設定されることを特徴とする物理層回路。 - 請求項5において、
前記第1のインバータ回路が、
第2の電源のノードと第1の中間ノードの間に設けられ、オン状態に設定される第1導電型の第1のトランジスタと、
前記第1の中間ノードと前記第1のインバータ回路の前記出力ノードとの間に設けられ、前記第1又は第2の信号がそのゲートに入力される第1導電型の第2のトランジスタと、
前記出力ノードと第2の中間ノードとの間に設けられ、前記第1又は第2の信号がそのゲートに入力される第2導電型の第3のトランジスタと、
前記第2の中間ノードと第1の電源のノードとの間に設けられ、オン状態に設定される第2導電型の第4のトランジスタと、
前記第2の電源のノードと前記第1の中間ノードとの間に設けられ、そのゲートに前記第2のインバータ回路からのフィードバック信号が入力される第1導電型の第5のトランジスタと、
前記第1の中間ノードと前記出力ノードとの間に設けられる第1導電型の第6のトランジスタと、
前記第2の中間ノードと前記第1の電源のノードとの間に設けられ、そのゲートに前記フィードバック信号が入力される第2導電型の第7のトランジスタとを含み、
前記イネーブル信号がノンアクティブである場合には、前記第6のトランジスタがオンになることを特徴とする物理層回路。 - 請求項1乃至6のいずれかにおいて、
前記受信回路が、USBのフルスピード用の受信回路であることを特徴とする物理層回路。 - 請求項1乃至7のいずれかの物理層回路と、
USBを介したデータ転送を制御する転送コントローラと、
を含むことを特徴とするデータ転送制御装置。 - 請求項8のデータ転送制御装置と、
前記データ転送制御装置を制御する処理部と、
を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421082A JP4345471B2 (ja) | 2003-12-18 | 2003-12-18 | 物理層回路、データ転送制御装置、及び電子機器 |
US11/013,701 US7383371B2 (en) | 2003-12-18 | 2004-12-17 | Physical layer circuit, data transfer control device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421082A JP4345471B2 (ja) | 2003-12-18 | 2003-12-18 | 物理層回路、データ転送制御装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005182385A JP2005182385A (ja) | 2005-07-07 |
JP4345471B2 true JP4345471B2 (ja) | 2009-10-14 |
Family
ID=34675265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421082A Expired - Lifetime JP4345471B2 (ja) | 2003-12-18 | 2003-12-18 | 物理層回路、データ転送制御装置、及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7383371B2 (ja) |
JP (1) | JP4345471B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1665060B1 (en) * | 2003-09-09 | 2008-04-23 | Thomson Licensing | Active pull up apparatus for a data bus |
GB2409058B (en) * | 2003-12-09 | 2006-08-02 | Nokia Corp | An interface for serial data communication |
JP4685547B2 (ja) * | 2005-08-19 | 2011-05-18 | 株式会社リコー | データ転送装置及び画像形成装置 |
DE602006009447D1 (de) * | 2005-08-19 | 2009-11-12 | St Microelectronics Sa | Gesichertes USB-Peripheriegerät |
US7734839B1 (en) | 2005-08-25 | 2010-06-08 | American Megatrends, Inc. | Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols |
JP2007156921A (ja) * | 2005-12-06 | 2007-06-21 | Y E Data Inc | Usbデバイス装置の異常検出・回復システム、異常検出・回復プログラム、異常検出・回復プログラムを記録した記録媒体及び異常検出・回復方法。 |
US8078770B1 (en) | 2007-08-10 | 2011-12-13 | American Megatrends, Inc. | Combining multiple SGPIO streams to provide device status indicators |
US7685329B1 (en) * | 2007-08-10 | 2010-03-23 | American Megatreads, Inc. | Detecting the presence and activity of a mass storage device |
US8037331B2 (en) * | 2008-04-28 | 2011-10-11 | Dell Products L.P. | Energy efficient method to wake host system for charging battery powered portable devices via bus powered external i/o ports |
US7993006B2 (en) * | 2008-04-30 | 2011-08-09 | Dell Products L. P. | System and method for power control for information handling system peripherals |
US8260976B1 (en) | 2009-01-30 | 2012-09-04 | American Megatrends, Inc. | Multiple frequency state detection for serial I/O interfaces |
MY169838A (en) | 2011-12-28 | 2019-05-16 | Intel Corp | Power management for data ports |
JP5952019B2 (ja) * | 2012-02-09 | 2016-07-13 | ラピスセミコンダクタ株式会社 | 情報処理装置、半導体装置、及び消費電力抑制方法 |
US8850097B2 (en) * | 2012-07-16 | 2014-09-30 | Verifone, Inc. | USB apparatus and embedded system incorporating same |
FR2998070A1 (fr) * | 2012-11-14 | 2014-05-16 | Thomson Licensing | Detection de peripherique usb sur un bus non alimente |
US9811145B2 (en) * | 2012-12-19 | 2017-11-07 | Intel Corporation | Reduction of idle power in a communication port |
EP3195132A1 (en) | 2014-09-15 | 2017-07-26 | Micro Motion, Inc. | A method and apparatus to control a mode of a device |
JP6844511B2 (ja) * | 2017-11-21 | 2021-03-17 | セイコーエプソン株式会社 | 携帯型情報処理装置、集積回路、及び、電池パック |
US11303276B2 (en) * | 2020-08-13 | 2022-04-12 | Western Digital Technologies, Inc. | Active low-power termination |
CN114034979A (zh) * | 2021-11-12 | 2022-02-11 | 昆明理工大学 | 一种交流输电线路测距方法及系统 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000067137A1 (en) * | 1999-04-29 | 2000-11-09 | Koninklijke Philips Electronics N.V. | Device for use as stand-alone device and as slave device in a data bus system |
JP2001337752A (ja) | 2000-05-24 | 2001-12-07 | Seiko Epson Corp | ホスト装置の周辺デバイス |
JP3664236B2 (ja) * | 2000-10-30 | 2005-06-22 | ティアック株式会社 | Usb機器 |
JP3587162B2 (ja) | 2000-10-31 | 2004-11-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
GB2374259B (en) * | 2001-04-06 | 2004-04-21 | Nokia Corp | Universal serial bus circuit |
JP2002318647A (ja) * | 2001-04-19 | 2002-10-31 | Mitsubishi Electric Corp | 検出装置及びその検出方法 |
US20020169913A1 (en) * | 2001-05-10 | 2002-11-14 | Heizer Stephen D. | System and method of switching a hot-pluggable peripheral device |
JP3722217B2 (ja) * | 2002-04-26 | 2005-11-30 | セイコーエプソン株式会社 | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP3654274B2 (ja) * | 2002-08-30 | 2005-06-02 | セイコーエプソン株式会社 | データ転送制御装置、電子機器及び電源切替方法 |
GB2394080A (en) * | 2002-10-10 | 2004-04-14 | Nokia Corp | USB host device which relinquishes host status upon detection of elevated bus voltage |
JP3979381B2 (ja) * | 2003-11-18 | 2007-09-19 | セイコーエプソン株式会社 | データ転送制御装置、及び電子機器 |
GB0327216D0 (en) * | 2003-11-22 | 2003-12-24 | Nokia Corp | An interface for serial data communication |
GB2409058B (en) * | 2003-12-09 | 2006-08-02 | Nokia Corp | An interface for serial data communication |
US7268561B2 (en) * | 2004-09-20 | 2007-09-11 | Texas Instruments Incorporated | USB attach detection for USB 1.1 and USB OTG devices |
US7193442B2 (en) * | 2004-09-20 | 2007-03-20 | Texas Instruments Incorporated | USB 1.1 for USB OTG implementation |
-
2003
- 2003-12-18 JP JP2003421082A patent/JP4345471B2/ja not_active Expired - Lifetime
-
2004
- 2004-12-17 US US11/013,701 patent/US7383371B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005182385A (ja) | 2005-07-07 |
US7383371B2 (en) | 2008-06-03 |
US20050138239A1 (en) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345471B2 (ja) | 物理層回路、データ転送制御装置、及び電子機器 | |
US10009030B2 (en) | Integrated circuit and cable assembly including the same | |
CN107562172B (zh) | 集成电路装置和电子系统 | |
CN107038138B (zh) | 通用串行总线功率输送装置和包括其的系统 | |
TW518856B (en) | Integrated data transceiver circuit for use with a serial bus and bus interface with the same | |
KR101141268B1 (ko) | 하나의 데이터 버스를 통해 디지털 및 아날로그 데이터통신을 가능케 하기 위한 장치 및 방법 | |
CN112753027B (zh) | 嵌入式通用串行总线2中继器 | |
JP5628325B2 (ja) | ホットプラグ検出用の省電力 | |
US20070156932A1 (en) | Integrated circuit device and electronic instrument | |
US20080155489A1 (en) | Macrocell, integrated circuit device, and electronic instrument | |
TWI443497B (zh) | 主機裝置、usb的接口模組與其電源管理方法 | |
US11386036B2 (en) | Embedded universal serial bus 2 repeater | |
CN106664270B (zh) | 数据通信系统、数据通信装置以及传感器装置 | |
US10686441B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
JP3778291B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
US20220291868A1 (en) | Memory system and method of controlling thereof | |
US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
EP1265149B1 (en) | Internally and externally biased dual mode 1394 compliant driver | |
JP4370913B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP6904210B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2018195098A (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2007273980A (ja) | 集積回路装置及び電子機器 | |
JP4826058B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP2007110398A (ja) | 出力回路 | |
JP2016015592A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4345471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |