JP2007273980A - 集積回路装置及び電子機器 - Google Patents
集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP2007273980A JP2007273980A JP2007076180A JP2007076180A JP2007273980A JP 2007273980 A JP2007273980 A JP 2007273980A JP 2007076180 A JP2007076180 A JP 2007076180A JP 2007076180 A JP2007076180 A JP 2007076180A JP 2007273980 A JP2007273980 A JP 2007273980A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- type transistor
- output node
- transmission control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】集積回路装置は第1、第2の送信ドライバを含む第1の転送モード用の送信回路と、第3、第4の送信ドライバを含む第2の転送モード用の第2の送信回路と、第2の転送モードよりも高速な第3の転送モード用の第3の送信回路を含む。第1の送信ドライバのトランジスタPT1と第3の送信ドライバのトランジスタPT3がP型トランジスタ領域ARP1に形成され、第1の送信ドライバのトランジスタNT1と第3の送信ドライバのトランジスタNT3がN型トランジスタ領域ARN1に形成され、第2の送信ドライバのトランジスタPT2と第4の送信ドライバのトランジスタPT4がP型トランジスタ領域ARP2に形成され、第2の送信ドライバのトランジスタNT2と第4の送信ドライバのトランジスタNT4がN型トランジスタ領域ARN2に形成される。
【選択図】図5
Description
図1に本実施形態の集積回路装置により実現されるデータ転送制御装置の回路構成例を示す。なお本実施形態の集積回路装置により実現される装置は図1の構成に限定されない。例えば図1とは異なる構成のデータ転送制御装置を実現してもよい。或いは図1の構成にアプリケーション層デバイスやCPU(広義にはプロセッサ)などの構成を加えて、集積回路装置として1チップ化してもよい。
図2に本実施形態の集積回路装置が含む送信回路、送信制御回路の構成例を示す。図2において、LSモード(第1の転送モード)用の第1の送信回路50は、差動対(差動データ信号線)を構成するDP、DMの信号線(第1、第2の信号線)を介してLS(ロースピード)モードでデータを送信する回路である。この送信回路50は、DPの信号線(第1の信号線)を駆動(電圧駆動)する第1の送信ドライバ71と、DMの信号線(第2の信号線)を駆動する第2の送信ドライバ72を含む。
図4に本実施形態の集積回路装置のレイアウト例を示す。この集積回路装置は、第1のマクロセルMC1と第2のマクロセルMC2を含む。なお、これらのマクロセルMC1、MC2(メガセル、マクロブロック)は、論理機能を有する中規模又は大規模な回路の単位である。また、本実施形態の集積回路装置は3個以上のマクロセルを含むようにしてもよい。
図7(A)に、送信制御回路60、62の含む信号生成回路81、82、83、84の詳細な構成例を示す。
図9に図2のHS用の送信回路54(電流ドライバ)の構成例を示す。この送信回路は、定電流回路10、第1〜第3のスイッチ素子SW1、SW2、SW3を含む。
図11に、図9のHS用送信回路の第1の変形例を示す。図11では図9の構成に加えて電流制御回路20が設けられている。この電流制御回路20は、定電流回路10から流れる電流(AVDD、ND間に流れる電流)の値を可変に制御(設定)するための回路であり、電流設定情報レジスタ22を含む。具体的には電流制御回路20は電流制御信号IC1〜ICJを定電流回路10に出力する。電流制御信号IC1〜ICJの電圧レベルは、電流設定情報レジスタ22の設定情報(設定値)に基づき設定される。この電流設定情報レジスタ22への設定情報の書き込みは、例えばファームウェア(処理部、CPU)により行われる。そして定電流回路10からノードNDに対しては、電流制御信号IC1〜ICJの電圧レベルに応じた電流値の定電流が流れる。例えば電流制御信号IC1〜ICJの電圧レベルが第1の設定である場合には、第1の電流値の定電流が流れ、第2の設定である場合には第2の電流値の定電流が流れ・・・・第Kの設定である場合には第Kの電流値の定電流が流れる。
図13に、図3の終端抵抗回路30の構成例を示す。なお終端抵抗回路32、34も図13と同様の構成になる。
図15に図9のHS用送信回路の第2の変形例を示す。図15ではバッファ回路510−1、510−2、510−3を更に設けている。なお図15では、図9のスイッチ素子SW1、SW2、SW3がトランジスタTE1、TE2、TE3により構成されている。
図17に本実施形態の電子機器の構成例を示す。この電子機器300は、本実施形態で説明した集積回路装置であるデータ転送制御装置310と、ASICなどで構成されるアプリケーション層デバイス320と、CPU330と、ROM340と、RAM350と、表示部360と、操作部370を含む。なおこれらの機能ブロックの一部を省略する構成としてもよい。
NT1、NT2、NT3、NT4 N型トランジスタ、
QN1、QN2、QN3、QN4 出力ノード、
OP1、ON1、OP2、ON2、OP3、ON3、OP4、ON4 送信制御信号、
GC1、GC2、GC3 送信制御信号、
10 定電流回路、20 電流制御回路、22 電流設定情報レジスタ、
30、32、34 終端抵抗回路、40 終端抵抗制御回路、
42 終端抵抗設定情報レジスタ、50 LS用送信回路、52 FS用送信回路、
54 HS用送信回路、60 LS用送信制御回路、62 FS用送信制御回路、
64 HS用送信制御回路、71、72、73、74 送信ドライバ、
81、82、83、84 信号生成回路、
520-1、520-2、520-3 容量調整回路、
510-1、510-2、510-3 バッファ回路
Claims (12)
- 差動対を構成する第1、第2の信号線を介して第1の転送モードでデータを送信する回路であって、前記第1の信号線を駆動する第1の送信ドライバと、前記第2の信号線を駆動する第2の送信ドライバとを有する第1の転送モード用の第1の送信回路と、
差動対を構成する前記第1、第2の信号線を介して前記第1の転送モードよりも高速な第2の転送モードでデータを送信する回路であって、前記第1の信号線を駆動する第3の送信ドライバと、前記第2の信号線を駆動する第4の送信ドライバとを有する第2の転送モード用の第2の送信回路と、
差動対を構成する第1、第2の信号線を介して、前記第2の転送モードよりも高速な第3の転送モードでデータを送信する第3の転送モード用の第3の送信回路とを含み、
第1の転送モード用の前記第1の送信ドライバを構成する第1のP型トランジスタと、第2の転送モード用の前記第3の送信ドライバを構成する第3のP型トランジスタが、第1のP型トランジスタ領域に形成され、
第1の転送モード用の前記第1の送信ドライバを構成する第1のN型トランジスタと、第2の転送モード用の前記第3の送信ドライバを構成する第3のN型トランジスタが、第1のN型トランジスタ領域に形成され、
第1の転送モード用の前記第2の送信ドライバを構成する第2のP型トランジスタと、第2の転送モード用の前記第4の送信ドライバを構成する第4のP型トランジスタが、第2のP型トランジスタ領域に形成され、
第1の転送モード用の前記第2の送信ドライバを構成する第2のN型トランジスタと、第2の転送モード用の前記第4の送信ドライバを構成する第4のN型トランジスタが、第2のN型トランジスタ領域に形成され、
前記第3の送信回路は、
第1の電源と所与のノードとの間に設けられた定電流回路と、
前記ノードと前記第1の信号線との間に設けられた第1のスイッチ素子と、
前記ノードと前記第2の信号線との間に設けられた第2のスイッチ素子とを含むことを特徴とする集積回路装置。 - 請求項1において、
前記第3の送信回路は、
前記定電流回路から流れる電流の値を可変に制御する電流制御回路を含み、前記電流制御回路により可変に制御される前記定電流回路からの電流により、前記第1又は第2のスイッチ素子を介して前記第1又は第2の信号線を駆動することを特徴とする集積回路装置。 - 請求項1又は2において、
前記第1のスイッチ素子を構成する第1のトランジスタのゲートに対して第1の送信制御信号を出力する第1のバッファ回路と、
前記第2のスイッチ素子を構成する第2のトランジスタのゲートに対して第2の送信制御信号を出力する第2のバッファ回路とを含み、
前記第1、第2の送信制御信号のうちいずれか一方の送信制御信号がアクティブに設定されるときには、他方の送信制御信号が非アクティブに設定され、
前記第1、第2のバッファ回路の各々は、
第1のインバータと、
前記第1のインバータの出力ノードにその入力ノードが接続される第2のインバータと、
前記第1のインバータの出力ノードに接続される容量調整回路を含むことを特徴とする集積回路装置。 - 請求項1乃至3のいずれかにおいて、
前記第1の送信ドライバを構成する前記第1のP型トランジスタは、前記第1の送信ドライバの出力ノードである第1の出力ノードと第1の電源との間に設けられると共にそのゲートに第1のP側送信制御信号が入力され、
前記第1の送信ドライバを構成する前記第1のN型トランジスタは、前記第1の出力ノードと第2の電源との間に設けられると共にそのゲートに第1のN側送信制御信号が入力され、
前記第2の送信ドライバを構成する前記第2のP型トランジスタは、前記第2の送信ドライバの出力ノードである第2の出力ノードと第1の電源との間に設けられると共にそのゲートに第2のP側送信制御信号が入力され、
前記第2の送信ドライバを構成する前記第2のN型トランジスタは、前記第2の出力ノードと第2の電源との間に設けられると共にそのゲートに第2のN側送信制御信号が入力され、
前記第3の送信ドライバを構成する前記第3のP型トランジスタは、前記第3の送信ドライバの出力ノードである第3の出力ノードと第1の電源との間に設けられると共にそのゲートに第3のP側送信制御信号が入力され、
前記第3の送信ドライバを構成する前記第3のN型トランジスタは、前記第3の出力ノードと第2の電源との間に設けられると共にそのゲートに第3のN側送信制御信号が入力され、
前記第4の送信ドライバを構成する前記第4のP型トランジスタは、前記第4の送信ドライバの出力ノードである第4の出力ノードと第1の電源との間に設けられると共にそのゲートに第4のP側送信制御信号が入力され、
前記第4の送信ドライバを構成する前記第4のN型トランジスタは、前記第4の出力ノードと第2の電源との間に設けられると共にそのゲートに第4のN側送信制御信号が入力されることを特徴とする集積回路装置。 - 請求項4において、
前記第1のP側、N側送信制御信号と前記第2のP側、N側送信制御信号を生成して出力する第1の転送モード用の第1の送信制御回路と、
前記第3のP側、N側送信制御信号と前記第4のP側、N側送信制御信号を生成して出力する第2の転送モード用の第2の送信制御回路を含むことを特徴とする集積回路装置。 - 請求項5において、
前記第1の送信制御回路は、
前記第2の送信制御回路が出力する前記第3のP側、N側送信制御信号と前記第4のP側、N側送信制御信号よりも立ち上がり時間又は立ち下がり時間が長い前記第1のP側、N側送信制御信号と前記第2のP側、N側送信制御信号を生成して出力することを特徴とする集積回路装置。 - 請求項1乃至6のいずれかにおいて、
前記第1のP型トランジスタ領域と前記第1のN型トランジスタ領域が隣接して形成され、
前記第2のP型トランジスタ領域と前記第2のN型トランジスタ領域が隣接して形成されることを特徴とする集積回路装置。 - 請求項1乃至7のいずれかにおいて、
前記第1、第3の送信ドライバの出力ノードが接続される第1のノードと、前記第1の信号線との間に設けられる第1のダンピング抵抗と、
前記第2、第4の送信ドライバの出力ノードが接続される第2のノードと、前記第2の信号線との間に設けられる第2のダンピング抵抗を含み、
前記第1のダンピング抵抗が、前記第1のN型トランジスタ領域に隣接する第1の抵抗領域に形成され、
前記第2のダンピング抵抗が、前記第2のN型トランジスタ領域に隣接する第2の抵抗領域に形成されることを特徴とする集積回路装置。 - 請求項8において、
前記第1、第2のダンピング抵抗はN型拡散層で形成されることを特徴とする集積回路装置。 - 請求項1乃至9のいずれかにおいて、
前記第1、第3の送信ドライバの出力ノードが接続される第1のノードと、第2の電源との間に設けられる第1の終端抵抗回路と、
前記第2、第4の送信ドライバの出力ノードが接続される第2のノードと、第2の電源との間に設けられる第2の終端抵抗回路とを含み、
前記第1の終端抵抗回路を構成するN型トランジスタが、前記第1のN型トランジスタ領域に形成され、
前記第2の終端抵抗回路を構成するN型トランジスタが、前記第2のN型トランジスタ領域に形成されることを特徴とする集積回路装置。 - 請求項10において、
前記第1、第2の終端抵抗回路の終端抵抗値を可変に制御する終端抵抗制御回路を含むことを特徴とする集積回路装置。 - 請求項1乃至11のいずれかに記載の集積回路装置と、
前記集積回路装置を制御する処理部と、
を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076180A JP5082527B2 (ja) | 2005-11-25 | 2007-03-23 | 集積回路装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340764 | 2005-11-25 | ||
JP2005340764 | 2005-11-25 | ||
JP2007076180A JP5082527B2 (ja) | 2005-11-25 | 2007-03-23 | 集積回路装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006187813A Division JP5082309B2 (ja) | 2005-11-25 | 2006-07-07 | 集積回路装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007273980A true JP2007273980A (ja) | 2007-10-18 |
JP2007273980A5 JP2007273980A5 (ja) | 2009-08-13 |
JP5082527B2 JP5082527B2 (ja) | 2012-11-28 |
Family
ID=38676395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007076180A Expired - Fee Related JP5082527B2 (ja) | 2005-11-25 | 2007-03-23 | 集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5082527B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8390338B2 (en) | 2009-10-23 | 2013-03-05 | Elpida Memory, Inc. | Semiconductor device having signal transfer line |
CN113918503A (zh) * | 2021-10-28 | 2022-01-11 | 联芸科技(杭州)有限公司 | 发送电路、电子器件、芯片和电子设备 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175432A (ja) * | 1991-06-24 | 1993-07-13 | Hitachi Ltd | 半導体装置 |
JPH05343974A (ja) * | 1992-06-09 | 1993-12-24 | Mitsubishi Electric Corp | 出力ドライバ回路 |
JPH07273209A (ja) * | 1994-03-29 | 1995-10-20 | Rohm Co Ltd | 半導体集積回路装置 |
JPH09102551A (ja) * | 1995-10-04 | 1997-04-15 | Nec Corp | 半導体装置 |
JPH1117516A (ja) * | 1997-06-10 | 1999-01-22 | Ind Technol Res Inst | 制御されたスルーレートを有する高速及び低速出力バッファー |
JPH11326455A (ja) * | 1998-05-07 | 1999-11-26 | Mitsubishi Electric Corp | 半導体装置及び試験ボード |
JP2001068986A (ja) * | 1999-08-30 | 2001-03-16 | Nec Ic Microcomput Syst Ltd | 半導体装置の出力バッファ回路 |
JP2001168687A (ja) * | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2002343864A (ja) * | 2001-05-11 | 2002-11-29 | Seiko Epson Corp | 集積回路装置 |
JP2004015621A (ja) * | 2002-06-10 | 2004-01-15 | Anritsu Corp | Lvdsドライバ |
JP2004241930A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 出力回路 |
JP2005064455A (ja) * | 2003-07-30 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び信号送受信システム |
JP2005183513A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | マクロセル、集積回路装置、及び電子機器 |
JP2005191677A (ja) * | 2003-12-24 | 2005-07-14 | Ricoh Co Ltd | 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置 |
-
2007
- 2007-03-23 JP JP2007076180A patent/JP5082527B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175432A (ja) * | 1991-06-24 | 1993-07-13 | Hitachi Ltd | 半導体装置 |
JPH05343974A (ja) * | 1992-06-09 | 1993-12-24 | Mitsubishi Electric Corp | 出力ドライバ回路 |
JPH07273209A (ja) * | 1994-03-29 | 1995-10-20 | Rohm Co Ltd | 半導体集積回路装置 |
JPH09102551A (ja) * | 1995-10-04 | 1997-04-15 | Nec Corp | 半導体装置 |
JPH1117516A (ja) * | 1997-06-10 | 1999-01-22 | Ind Technol Res Inst | 制御されたスルーレートを有する高速及び低速出力バッファー |
JPH11326455A (ja) * | 1998-05-07 | 1999-11-26 | Mitsubishi Electric Corp | 半導体装置及び試験ボード |
JP2001068986A (ja) * | 1999-08-30 | 2001-03-16 | Nec Ic Microcomput Syst Ltd | 半導体装置の出力バッファ回路 |
JP2001168687A (ja) * | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2002343864A (ja) * | 2001-05-11 | 2002-11-29 | Seiko Epson Corp | 集積回路装置 |
JP2004015621A (ja) * | 2002-06-10 | 2004-01-15 | Anritsu Corp | Lvdsドライバ |
JP2004241930A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 出力回路 |
JP2005064455A (ja) * | 2003-07-30 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び信号送受信システム |
JP2005183513A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | マクロセル、集積回路装置、及び電子機器 |
JP2005191677A (ja) * | 2003-12-24 | 2005-07-14 | Ricoh Co Ltd | 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8390338B2 (en) | 2009-10-23 | 2013-03-05 | Elpida Memory, Inc. | Semiconductor device having signal transfer line |
CN113918503A (zh) * | 2021-10-28 | 2022-01-11 | 联芸科技(杭州)有限公司 | 发送电路、电子器件、芯片和电子设备 |
CN113918503B (zh) * | 2021-10-28 | 2024-03-29 | 联芸科技(杭州)股份有限公司 | 发送电路、电子器件、芯片和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP5082527B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082309B2 (ja) | 集積回路装置及び電子機器 | |
US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
JP2007172574A (ja) | 集積回路装置及び電子機器 | |
JP4345471B2 (ja) | 物理層回路、データ転送制御装置、及び電子機器 | |
JP3778291B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
JP4957100B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
JP4934522B2 (ja) | 半導体装置 | |
US6232814B1 (en) | Method and apparatus for controlling impedance on an input-output node of an integrated circuit | |
JP5082527B2 (ja) | 集積回路装置及び電子機器 | |
KR20170022989A (ko) | 송신 장치 및 통신 시스템 | |
JPH09232940A (ja) | 可変電圧可変インピーダンスcmosオフチップ・ドライバおよびレシーバ・インタフェースおよび回路 | |
US7268578B2 (en) | Transmission circuit, data-transfer control device and electronic equipment | |
JP3950120B2 (ja) | ドライバ回路及びドライバ回路を有するシステム | |
JP4370913B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP2000174610A (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
JP5023754B2 (ja) | 集積回路装置及び電子機器 | |
JP4826058B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
EP1849084B1 (en) | Bus arbitration controller with reduced energy consumption | |
JP2007180085A (ja) | 集積回路装置 | |
JP2011228925A (ja) | 半導体集積回路装置 | |
JP2003273225A (ja) | 半導体集積回路 | |
JP2002118453A (ja) | 半導体集積回路 | |
JP2001014039A (ja) | 電源制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |