JP2005183513A - マクロセル、集積回路装置、及び電子機器 - Google Patents
マクロセル、集積回路装置、及び電子機器 Download PDFInfo
- Publication number
- JP2005183513A JP2005183513A JP2003419238A JP2003419238A JP2005183513A JP 2005183513 A JP2005183513 A JP 2005183513A JP 2003419238 A JP2003419238 A JP 2003419238A JP 2003419238 A JP2003419238 A JP 2003419238A JP 2005183513 A JP2005183513 A JP 2005183513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- macro cell
- transmission
- pad
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 157
- 238000013016 damping Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 9
- 101100396142 Arabidopsis thaliana IAA14 gene Proteins 0.000 abstract description 7
- 101150110992 SLR1 gene Proteins 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 description 46
- 239000000872 buffer Substances 0.000 description 26
- 230000002093 peripheral effect Effects 0.000 description 24
- 230000003071 parasitic effect Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 12
- 101150072471 rdp1 gene Proteins 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 10
- 101000852870 Homo sapiens Interferon alpha/beta receptor 1 Proteins 0.000 description 7
- 101000671638 Homo sapiens Vesicle transport protein USE1 Proteins 0.000 description 7
- 102100036714 Interferon alpha/beta receptor 1 Human genes 0.000 description 7
- 101150015279 RUP1 gene Proteins 0.000 description 7
- 101150104869 SLT2 gene Proteins 0.000 description 7
- 102100040106 Vesicle transport protein USE1 Human genes 0.000 description 7
- 101100388504 Chlamydomonas reinhardtii ODA4 gene Proteins 0.000 description 6
- 101100389631 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP45 gene Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 101150015547 SDL1 gene Proteins 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 101100119048 Ogataea pini SUP2 gene Proteins 0.000 description 4
- 101100065564 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP35 gene Proteins 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 101100476223 Arabidopsis thaliana RUP2 gene Proteins 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】物理層の回路を含むマクロセルMC1は、DP、DM用のパッドに接続される送信回路10と受信回路30を含む。送信回路10はDPの信号ラインを駆動する送信ドライバ12とDMの信号ラインを駆動する送信ドライバ14を含む。マクロセルMC1の辺SD1から辺SD3へと向かう方向を第1の方向DR1とした場合に、送信ドライバ12、14がDP、DMのパッドのDR1側に配置されると共にラインSYLを対称軸として線対称に配置され、受信回路30が送信回路10のDR1側に配置される。受信回路30とDP、DMのパッドを接続するための信号ラインSLR1、SLR2の配線領域60が送信ドライバ12、14の間の領域に設けられる。
【選択図】 図13
Description
また本発明では、前記受信回路が、前記第1、第2のパッドに接続される差動レシーバと、前記第1のパッドに接続される第1のシングルエンドレシーバと、前記第2のパッドに接続される第2のシングルエンドレシーバを含むようにしてもよい。
図1に本実施形態のマクロセルが適用される集積回路装置の構成例を示す。この集積回路装置は、マクロセルMC1と第2のマクロセルMC2を含む。なお、これらのマクロセルMC1、MC2(メガセル、マクロブロック)は、論理機能を有する中規模又は大規模な回路の単位である。また、本実施形態の集積回路装置は3個以上のマクロセルを含むようにしてもよい。
図2に、図1の集積回路装置により実現されるデータ転送制御装置の構成例を示す。なお本実施形態の集積回路装置により実現される装置は図2の構成に限定されない。例えば図2とは異なる構成のデータ転送制御装置を実現してもよい。或いは図2の構成にアプリケーション層デバイスやCPU(広義にはプロセッサ)などの構成を加えて、集積回路装置として1チップ化してもよい。
図3にトランシーバ200(物理層回路)の詳細な構成例を示す。
図5に本実施形態のマクロセルMC1のレイアウト例を示す。なおマクロセルMC1のレイアウトは図5の例に限定されず、種々の変形実施が可能である。
図7に示すように本実施形態では、信号ラインSLT1、SLT2に比べて信号ラインSLR1、SLR2の線幅を細くすると共に、これらの信号ラインSLR1、SLR2を、送信ドライバ12、14の間の配線領域60に配線している。このようにすれば、信号ラインSLR1、SLR2の線幅は細くできるため、配線領域60の幅も細くでき、マクロセルMC1のレイアウト面積を小さくできる。
本実施形態のマクロセルMC1を用いれば、図1、図8(A)に示すように、マクロセルMC1を集積回路装置の任意の場所(任意の四辺の任意の場所)に配置できるという利点がある。
図9に、マクロセルMC1とMC2との間での信号をやり取りするためのインターフェース領域IFRX、IFTX1、IFTX2、IFRCの配置例を示す。これらのインターフェース領域IFRX、IFTX1、IFTX2、IFRCは、マクロセルMC1からの信号をバッファリングしてマクロセルMC2に出力するバッファや、マクロセルMC2からの信号をバッファリングしてマクロセルMC1に入力するバッファなどを含む領域である。
USB規格は、パーソナルコンピュータなどのホストとペリフェラルとの間でデータ転送を行うための規格であり、データ転送制御の主導権はホストが有している。一方、USB規格においてペリフェラルであった携帯機器などの電子機器が、ホストを介在させることなくUSB規格のデータ転送を行うことができれば、ユーザの利便性が向上する。
図14に、本実施形態の集積回路装置(マクロセル)により実現されるデータ転送制御装置を含む電子機器の構成例を示す。この電子機器300は、本実施形態で説明したデータ転送制御装置310(集積回路装置)、ASICなどで構成されるアプリケーション層デバイス320、CPU330、ROM340、RAM350、表示部360、操作部370を含む。なおこれらの機能ブロックの一部を省略する構成としてもよい。
SD1〜SD4 第1〜第4の辺、
10 送信回路、12、14 送信ドライバ、22、24 送信制御回路、
30 受信回路、32 差動レシーバ、34、36 シングルエンドレシーバ、
40、42、44、46 抵抗回路、50、52、54、56 抵抗制御回路、
200 トランシーバ、210 転送コントローラ、212 切り替え回路、
214 ホストコントローラ、216 ペリフェラルコントローラ、
220 バッファコントローラ、230 データバッファ、
240 インターフェース回路、250 OTGコントローラ、
Claims (19)
- 差動信号を用いてデータ転送を行う所与のインターフェース規格の物理層の回路を少なくとも含むマクロセルであって、
差動信号を構成する第1の信号用の第1のパッドと、差動信号を構成する第2の信号用の第2のパッドに接続される送信回路と、
前記第1、第2のパッドに接続される受信回路とを含み、
前記送信回路が、
前記第1のパッドに接続される信号ラインを駆動する第1の送信ドライバと、前記第2のパッドに接続される信号ラインを駆動する第2の送信ドライバとを含み、
マクロセルの第1の辺から対向する第3の辺へと向かう方向を第1の方向とした場合に、
前記送信回路の前記第1、第2の送信ドライバが、
前記第1、第2のパッドの前記第1の方向側に配置されると共に前記第1の方向に沿った第1のラインを対称軸として線対称に配置され、
前記受信回路が、
前記送信回路の前記第1の方向側に配置されることを特徴とするマクロセル。 - 請求項1において、
前記受信回路と前記第1、第2のパッドとを接続する信号ラインを前記第1の方向に沿って配線するための配線領域が、前記第1、第2の送信ドライバの間の領域に設けられることを特徴とするマクロセル。 - 請求項2において、
前記配線領域の前記信号ラインが、前記送信回路と前記第1、第2のパッドとを接続する信号ラインよりも細い線幅で配線されることを特徴とするマクロセル。 - 請求項2又は3において、
前記配線領域には、
前記信号ラインに沿ってシールドラインが配線されることを特徴とするマクロセル。 - 請求項1乃至4のいずれかにおいて、
前記第1、第2のパッドが、前記第1のラインを対称軸として線対称に配置されることを特徴とするマクロセル。 - 請求項1乃至5のいずれかにおいて、
前記送信回路が、前記第1、第2のパッドに接続される第1、第2のダンピング抵抗を含み、
前記第1、第2のダンピング抵抗が、前記第1のラインを対称軸として線対称に配置されることを特徴とするマクロセル。 - 請求項1乃至6において、
前記受信回路が、
前記第1、第2のパッドに接続される差動レシーバと、前記第1のパッドに接続される第1のシングルエンドレシーバと、前記第2のパッドに接続される第2のシングルエンドレシーバを含むことを特徴とするマクロセル。 - 請求項1乃至7において、
前記第1、第2の送信ドライバの制御用の第1、第2の送信制御回路が、前記送信回路の前記第1の方向側に配置され、
前記受信回路が、前記第1、第2の送信制御回路の間の領域に配置されることを特徴とするマクロセル。 - 請求項8において、
前記物理層よりも上位層の回路を含む第2のマクロセルと前記受信回路との間で信号をインターフェースするための受信インターフェース領域と、前記第2のマクロセルと前記第1、第2の送信制御回路との間で信号をインターフェースするための送信インターフェース領域とが、マクロセルの前記第3の辺に沿って設けられることを特徴とするマクロセル。 - 請求項1乃至9のいずれかにおいて、
前記第1のパッドに接続されるプルアップ用の第1の抵抗回路と、前記第2のパッドに接続されるダミー用の第2の抵抗回路とを含み、
マクロセルの第2の辺から対向する第4の辺へと向かう方向を第2の方向とした場合に、
前記第1、第2の抵抗回路が、前記送信回路の前記第2の方向側に配置されることを特徴とするマクロセル。 - 差動信号を用いてデータ転送を行う所与のインターフェース規格の物理層の回路を少なくとも含むマクロセルであって、
差動信号を構成する第1の信号用の第1のパッドと、差動信号を構成する第2の信号用の第2のパッドに接続される送信回路と、
前記第1、第2のパッドに接続される受信回路と、
前記第1のパッドに接続されるプルアップ用の第1の抵抗回路と、前記第2のパッドに接続されるダミー用の第2の抵抗回路とを含み、
前記送信回路が、
前記第1のパッドに接続される信号ラインを駆動する第1の送信ドライバと、前記第2のパッドに接続される信号ラインを駆動する第2の送信ドライバとを含み、
マクロセルの第1の辺から対向する第3の辺へと向かう方向を第1の方向とした場合に、
前記送信回路の前記第1、第2の送信ドライバが、
前記第1、第2のパッドの前記第1の方向側に配置されると共に前記第1の方向に沿った第1のラインを対称軸として線対称に配置され、
マクロセルの第2の辺から対向する第4の辺へと向かう方向を第2の方向とした場合に、
前記第1、第2の抵抗回路が、
前記送信回路の前記第2の方向側に配置されることを特徴とするマクロセル。 - 請求項10又は11において、
前記第1のパッドに接続されるプルダウン用の第3の抵抗回路と、前記第2のパッドに接続されるプルダウン用の第4の抵抗回路とを含み、
前記第3、第4の抵抗回路が、前記送信回路の前記第2の方向側に配置されることを特徴とするマクロセル。 - 請求項12において、
前記第3、第4の抵抗回路は、USB(Universal Serial Bus)のOTG(On-The-Go)用の抵抗回路であることを特徴とするマクロセル。 - 請求項10乃至13のいずれかにおいて、
前記第1、第2の抵抗回路の制御用の第1、第2の抵抗制御回路が、前記第1、第2の抵抗回路の前記第1の方向側に配置されることを特徴とするマクロセル。 - 請求項14において、
前記物理層よりも上位層の回路を含む第2のマクロセルと前記第1、第2の抵抗制御回路との間で信号をインターフェースするための抵抗制御インターフェース領域が、マクロセルの前記第3の辺に沿って設けられることを特徴とするマクロセル。 - 請求項1乃至15のいずれかにおいて、
前記所与のインターフェース規格が、USB(Universal Serial Bus)規格であり、前記送信回路及び前記受信回路がUSBのフルスピードモード用の回路であることを特徴とするマクロセル。 - 請求項1乃至16のいずれかにおいて、
前記物理層よりも上位層の回路を含む第2のマクロセルのI/O領域の一部に対して、マクロセルのI/O領域の全体がオーバラップするように配置される場合において、
マクロセルの前記第1の辺の長さをLとし、前記第2のマクロセルのI/O領域に配置されるI/Oセルのピッチ幅をPLとした場合に、L=PL×N(Nは2以上の整数)であることを特徴とするマクロセル。 - 複数のマクロセルを含む物理層回路であって、
請求項1乃至17のいずれかのマクロセルと、
前記物理層よりも上位層の回路を含む第2のマクロセルと、
を含むことを特徴とする集積回路装置。 - 請求項18の集積回路装置と、
前記集積回路装置を制御する処理部と、
を含むことを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419238A JP4131234B2 (ja) | 2003-12-17 | 2003-12-17 | マクロセル、集積回路装置、及び電子機器 |
US11/013,707 US7360192B2 (en) | 2003-12-17 | 2004-12-17 | Macrocell, integrated circuit device, and electronic instrument |
US12/071,466 US7627845B2 (en) | 2003-12-17 | 2008-02-21 | Macrocell, integrated circuit device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419238A JP4131234B2 (ja) | 2003-12-17 | 2003-12-17 | マクロセル、集積回路装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183513A true JP2005183513A (ja) | 2005-07-07 |
JP4131234B2 JP4131234B2 (ja) | 2008-08-13 |
Family
ID=34675204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419238A Expired - Lifetime JP4131234B2 (ja) | 2003-12-17 | 2003-12-17 | マクロセル、集積回路装置、及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7360192B2 (ja) |
JP (1) | JP4131234B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116053A (ja) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007173766A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007273980A (ja) * | 2005-11-25 | 2007-10-18 | Seiko Epson Corp | 集積回路装置及び電子機器 |
US7450037B2 (en) | 2005-08-31 | 2008-11-11 | Seiko Epson Corporation | Integrated circuit device and electronic instrument that transfers data through a serial bus |
JP2010020549A (ja) * | 2008-07-10 | 2010-01-28 | Nikon Corp | 電子機器およびインターフェイスシステム |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8104719B2 (en) * | 2005-11-17 | 2012-01-31 | Raytheon Company | Digital interface unit (DIU) and method for controlling stages of a multi-stage missle |
JP2007172574A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
KR100739348B1 (ko) * | 2006-03-06 | 2007-07-16 | 엔에이치엔(주) | 키워드 별로 사용자의 전문가 지수를 산정하는 방법 및상기 방법을 수행하는 시스템 |
JP4882700B2 (ja) * | 2006-11-22 | 2012-02-22 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US8953292B2 (en) * | 2007-05-30 | 2015-02-10 | Infineon Technologies Ag | Bus interface and method for short-circuit detection |
US7904625B1 (en) * | 2007-11-15 | 2011-03-08 | Marvell International Ltd. | Power savings for universal serial bus devices |
WO2009062551A1 (en) * | 2007-11-15 | 2009-05-22 | Nokia Corporation | Power connection between serial interfaces |
JP2011065630A (ja) * | 2009-08-20 | 2011-03-31 | Renesas Electronics Corp | データ転送制御装置及びデータ転送制御方法 |
JP2011139383A (ja) * | 2009-12-29 | 2011-07-14 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP5531721B2 (ja) * | 2010-03-30 | 2014-06-25 | 富士通株式会社 | ピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法 |
US9811145B2 (en) * | 2012-12-19 | 2017-11-07 | Intel Corporation | Reduction of idle power in a communication port |
CN104217739A (zh) * | 2013-05-30 | 2014-12-17 | 鸿富锦精密工业(深圳)有限公司 | 音频播放设备及其控制指令处理方法 |
US11226923B1 (en) * | 2020-11-18 | 2022-01-18 | Endress+Hauser SE+Co. KG | One wire power and bi-directional data interface for serial communication |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148716A (ja) | 1998-11-16 | 2000-05-30 | Hitachi Ltd | 半導体集積回路 |
JP3624848B2 (ja) * | 2000-10-19 | 2005-03-02 | セイコーエプソン株式会社 | クロック生成回路、データ転送制御装置及び電子機器 |
JP3485106B2 (ja) | 2001-05-11 | 2004-01-13 | セイコーエプソン株式会社 | 集積回路装置 |
JP3651410B2 (ja) * | 2001-05-14 | 2005-05-25 | セイコーエプソン株式会社 | 送信回路、データ転送制御装置及び電子機器 |
JP4597441B2 (ja) * | 2001-09-14 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | アナログセルレイアウト設計装置 |
US6646546B1 (en) * | 2002-03-05 | 2003-11-11 | Omninet Capital, Llc | Multiple-port gigabit ethernet distribution switch |
US7093220B2 (en) * | 2002-10-02 | 2006-08-15 | Cadence Design Systems, Inc. | Method for generating constrained component placement for integrated circuits and packages |
US7331026B2 (en) * | 2004-10-12 | 2008-02-12 | Cadence Design Systems, Inc. | Method and system for generating an initial layout of an integrated circuit |
-
2003
- 2003-12-17 JP JP2003419238A patent/JP4131234B2/ja not_active Expired - Lifetime
-
2004
- 2004-12-17 US US11/013,707 patent/US7360192B2/en active Active
-
2008
- 2008-02-21 US US12/071,466 patent/US7627845B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7450037B2 (en) | 2005-08-31 | 2008-11-11 | Seiko Epson Corporation | Integrated circuit device and electronic instrument that transfers data through a serial bus |
JP2007116053A (ja) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007173766A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007273980A (ja) * | 2005-11-25 | 2007-10-18 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2010020549A (ja) * | 2008-07-10 | 2010-01-28 | Nikon Corp | 電子機器およびインターフェイスシステム |
Also Published As
Publication number | Publication date |
---|---|
US7627845B2 (en) | 2009-12-01 |
US20050134309A1 (en) | 2005-06-23 |
JP4131234B2 (ja) | 2008-08-13 |
US7360192B2 (en) | 2008-04-15 |
US20080155489A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
EP0942562B1 (en) | Driver for a serial bus | |
US7495474B2 (en) | Integrated circuit device and electronic instrument | |
US7805553B2 (en) | Integrated circuit device and electronic instrument | |
US20040225793A1 (en) | Bidirectional bus repeater for communications on a chip | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
US7383371B2 (en) | Physical layer circuit, data transfer control device, and electronic instrument | |
US5305443A (en) | Microprocessor with low power bus | |
JP3778291B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
JP2010218196A (ja) | データ転送制御装置及び電子機器 | |
JP2002344543A (ja) | 半導体集積装置及び電子機器 | |
JP2006279273A (ja) | インタフェース回路 | |
KR20170022989A (ko) | 송신 장치 및 통신 시스템 | |
JP4957100B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
JP3804665B2 (ja) | フレキシブル基板及び電子機器 | |
JP4370913B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP5082527B2 (ja) | 集積回路装置及び電子機器 | |
JP2007011781A (ja) | データ転送制御装置及び電子機器 | |
JP4826058B2 (ja) | マクロセル、集積回路装置、及び電子機器 | |
JP5023754B2 (ja) | 集積回路装置及び電子機器 | |
JP3082367B2 (ja) | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 | |
JP2009110317A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4131234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |