JP3082367B2 - スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 - Google Patents
スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路Info
- Publication number
- JP3082367B2 JP3082367B2 JP03305177A JP30517791A JP3082367B2 JP 3082367 B2 JP3082367 B2 JP 3082367B2 JP 03305177 A JP03305177 A JP 03305177A JP 30517791 A JP30517791 A JP 30517791A JP 3082367 B2 JP3082367 B2 JP 3082367B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scsi
- interface
- bus
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＮＳＩ（米国規格協
会）が標準化した規格（Ｘ３．１３１−１９８６）によ
る中小型コンピュータ・システム向けの汎用入出力イン
ターフェースであるＳＣＳＩの伝送系の終端回路に関
し、特に電気的条件として不平衡型または平衡型を使用
した場合のＳＣＳＩの伝送系の構成に関する。
会）が標準化した規格（Ｘ３．１３１−１９８６）によ
る中小型コンピュータ・システム向けの汎用入出力イン
ターフェースであるＳＣＳＩの伝送系の終端回路に関
し、特に電気的条件として不平衡型または平衡型を使用
した場合のＳＣＳＩの伝送系の構成に関する。
【０００２】
【従来の技術】従来のＳＣＳＩ伝送系の構成例を図５
（ａ）に示し、その不平衡型終端抵抗回路および平衡型
終端抵抗回路の構成例を図５（ｂ），（ｃ）に示す。
尚、終端抵抗回路はＳＣＳＩバスの両端のＳＣＳＩデバ
イスに内蔵されることが多い。この図５において、１１
〜１３はドライバ回路とレシーバ回路とからなるＳＣＳ
Ｉデバイス、１４ａ，１５ａは終端抵抗回路、信号１０
はＳＣＳＩバス、Ｒ１，Ｒ２はそれぞれ２２０Ω，３３
０Ωの抵抗、Ｒ１１，Ｒ１３は３３０Ω、Ｒ１２は１５
０Ωの抵抗である。
（ａ）に示し、その不平衡型終端抵抗回路および平衡型
終端抵抗回路の構成例を図５（ｂ），（ｃ）に示す。
尚、終端抵抗回路はＳＣＳＩバスの両端のＳＣＳＩデバ
イスに内蔵されることが多い。この図５において、１１
〜１３はドライバ回路とレシーバ回路とからなるＳＣＳ
Ｉデバイス、１４ａ，１５ａは終端抵抗回路、信号１０
はＳＣＳＩバス、Ｒ１，Ｒ２はそれぞれ２２０Ω，３３
０Ωの抵抗、Ｒ１１，Ｒ１３は３３０Ω、Ｒ１２は１５
０Ωの抵抗である。
【０００３】図に示すように、従来のＳＣＳＩバス１０
につながるすべてのＳＣＳＩデバイス１１〜１３が相互
にデイジ・チェーンされ、インターフェース・ケーブル
の両端に終端抵抗回路１４ａ，１５ａが接続されるよう
になっていた。
につながるすべてのＳＣＳＩデバイス１１〜１３が相互
にデイジ・チェーンされ、インターフェース・ケーブル
の両端に終端抵抗回路１４ａ，１５ａが接続されるよう
になっていた。
【０００４】また、図５（ｂ）に示すような不平衡型の
場合、終端抵抗回路１４ａ（１５ａ）はプルアップ電源
（標準＋５Ｖ）と接地ＧＮＤとの間に、２２０Ωと３３
０Ωの抵抗Ｒ１，Ｒ２が直列接続され、これら抵抗間に
インターフェース信号が接続されていた。
場合、終端抵抗回路１４ａ（１５ａ）はプルアップ電源
（標準＋５Ｖ）と接地ＧＮＤとの間に、２２０Ωと３３
０Ωの抵抗Ｒ１，Ｒ２が直列接続され、これら抵抗間に
インターフェース信号が接続されていた。
【０００５】また、図５（ｃ）に示すような平衡型の場
合、終端抵抗回路１４ａ（１５ａ）はプルアップ電源
（標準＋５Ｖ）と接地ＧＮＤとの間に、３３０Ωの２つ
の抵抗Ｒ１１，Ｒ１３と１５０Ωの抵抗Ｒ１２とが直列
接続され、これら抵抗Ｒ１１〜Ｒ１３間にインターフェ
ース信号が接続されていた。
合、終端抵抗回路１４ａ（１５ａ）はプルアップ電源
（標準＋５Ｖ）と接地ＧＮＤとの間に、３３０Ωの２つ
の抵抗Ｒ１１，Ｒ１３と１５０Ωの抵抗Ｒ１２とが直列
接続され、これら抵抗Ｒ１１〜Ｒ１３間にインターフェ
ース信号が接続されていた。
【０００６】
【発明が解決しようとする課題】このＳＣＳＩバス１０
では、各々の信号線の両端に終端抵抗回路１４ａ，１５
ａが接続されているため、終端抵抗を介してプルアップ
電源側からＧＮＤ側に電流Ｉが流れる。ここで、不平衡
型のインターフェース信号は、データ信号（８ビット＋
パリティ・ビット＝９信号）と制御信号（９信号）の合
計１８本の信号線から構成されるため、プルアップ電源
を＋５とすると電流Ｉ１は次式で表される。
では、各々の信号線の両端に終端抵抗回路１４ａ，１５
ａが接続されているため、終端抵抗を介してプルアップ
電源側からＧＮＤ側に電流Ｉが流れる。ここで、不平衡
型のインターフェース信号は、データ信号（８ビット＋
パリティ・ビット＝９信号）と制御信号（９信号）の合
計１８本の信号線から構成されるため、プルアップ電源
を＋５とすると電流Ｉ１は次式で表される。
【０００７】
【０００８】また、平衡型のインターフェース信号は、
２本１組で、データ信号（８ビット＋パリティ・ビット
＝９組）と制御信号（９組）の合計１８組、３６本の信
号線から構成されるため、プルアップ電源を＋５Ｖとす
ると電流Ｉ２は次式で表される。
２本１組で、データ信号（８ビット＋パリティ・ビット
＝９組）と制御信号（９組）の合計１８組、３６本の信
号線から構成されるため、プルアップ電源を＋５Ｖとす
ると電流Ｉ２は次式で表される。
【０００９】
【００１０】従って、従来のＳＣＳＩ不平衡型および平
衡型伝送系の構成では、接続されている全てのＳＣＳＩ
デバイス１１〜１３が、ＳＣＳＩデバイス１０を使用し
ていない状態のときでも、定常的におよそ３２７ｍＡお
よび２２２ｍＡの電流が流れてしまう。ところが最近で
は、ＳＣＳＩデバイスとなるホスト・コンピュータやデ
ィスク装置などの周辺機器コントローラ、特にポータブ
ル型のパーソナル・コンピュータにおいて低消費電力化
の傾向が著しいため、この電流が大きな問題となってき
ている。
衡型伝送系の構成では、接続されている全てのＳＣＳＩ
デバイス１１〜１３が、ＳＣＳＩデバイス１０を使用し
ていない状態のときでも、定常的におよそ３２７ｍＡお
よび２２２ｍＡの電流が流れてしまう。ところが最近で
は、ＳＣＳＩデバイスとなるホスト・コンピュータやデ
ィスク装置などの周辺機器コントローラ、特にポータブ
ル型のパーソナル・コンピュータにおいて低消費電力化
の傾向が著しいため、この電流が大きな問題となってき
ている。
【００１１】本発明の目的は、このような問題を解決
し、ＳＣＳＩバスを使用していない時には電流を流さな
いようにして、低消費電力を図ったＳＣＳＩの伝送系の
終端抵抗回路を提供することにある。
し、ＳＣＳＩバスを使用していない時には電流を流さな
いようにして、低消費電力を図ったＳＣＳＩの伝送系の
終端抵抗回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の構成は、ドライ
バ回路とレシーバ回路とを含む複数のスモール・コンピ
ュータ・システム・インターフェース（以下ＳＣＳＩと
いう）デバイスがＳＣＳＩバスを介して互に接続された
伝送系の終端抵抗回路において、前記ＳＣＳＩバスから
のインターフェース信号の一部であるビジー信号と選択
信号の状態によって前記ＳＣＳＩバスが未使用状態であ
ることを検出して検出信号を出力する検出手段と、この
検出手段の検出信号によって前記ビジー信号と選択信号
以外のインターフェース信号が接続される終端抵抗部分
のプルアップ電源から接地に向かって流れる電流の導通
・遮断を制御するスイッチ手段とを少なくとも備え、前
記検出手段が前記ＳＣＳＩバスの未使用状態を検出した
時に前記スイッチ手段を遮断して前記ＳＣＳＩの伝送系
の消費電流を低減させるようにしたことを特徴とする。
バ回路とレシーバ回路とを含む複数のスモール・コンピ
ュータ・システム・インターフェース（以下ＳＣＳＩと
いう）デバイスがＳＣＳＩバスを介して互に接続された
伝送系の終端抵抗回路において、前記ＳＣＳＩバスから
のインターフェース信号の一部であるビジー信号と選択
信号の状態によって前記ＳＣＳＩバスが未使用状態であ
ることを検出して検出信号を出力する検出手段と、この
検出手段の検出信号によって前記ビジー信号と選択信号
以外のインターフェース信号が接続される終端抵抗部分
のプルアップ電源から接地に向かって流れる電流の導通
・遮断を制御するスイッチ手段とを少なくとも備え、前
記検出手段が前記ＳＣＳＩバスの未使用状態を検出した
時に前記スイッチ手段を遮断して前記ＳＣＳＩの伝送系
の消費電流を低減させるようにしたことを特徴とする。
【００１３】
【実施例】図１（ａ），（ｂ）は本発明の第一の実施例
におけるＳＣＳＩ不平衡型伝送系のブロック図およびそ
の終端抵抗回路の回路図である。図において、信号１０
はＳＣＳＩバス（全１８本）、信号２１はビジー（ＢＳ
Ｙ）の反転信号、信号２２はセレクタ（ＳＥＬ）の反転
信号、１１〜１３はＳＣＳＩデバイス、１４，１５は終
端抵抗回路、Ｒ１，Ｒ３，Ｒ５は２２０Ωの抵抗、Ｒ
２，Ｒ４は３３０Ωの抵抗、Ａ１はＮＡＮＤ素子、Ｑ１
はｎチャネルＭＯＳトランジスタ、Ｒ６はＸΩの抵抗で
ある。ここでＸは次式を満たす必要がある。
におけるＳＣＳＩ不平衡型伝送系のブロック図およびそ
の終端抵抗回路の回路図である。図において、信号１０
はＳＣＳＩバス（全１８本）、信号２１はビジー（ＢＳ
Ｙ）の反転信号、信号２２はセレクタ（ＳＥＬ）の反転
信号、１１〜１３はＳＣＳＩデバイス、１４，１５は終
端抵抗回路、Ｒ１，Ｒ３，Ｒ５は２２０Ωの抵抗、Ｒ
２，Ｒ４は３３０Ωの抵抗、Ａ１はＮＡＮＤ素子、Ｑ１
はｎチャネルＭＯＳトランジスタ、Ｒ６はＸΩの抵抗で
ある。ここでＸは次式を満たす必要がある。
【００１４】 Ｘ（Ω）＋Ｑ１のＯＮ抵抗（Ω）＝３３０（Ω） 図１（ａ）に示すように、本実施例における終端抵抗回
路は、プルアップ電源とＧＮＤ間に直列接続された抵抗
Ｒ１，Ｒ２の間にＢＳＹ反転信号２１が接続され、プル
アップ電源とＧＮＤ間に直列接続された抵抗Ｒ１，Ｒ２
の間にＢＳＹ反転信号２１が接続され、プルアップ電源
とＧＮＤ間に直列接続された抵抗Ｒ３，Ｒ４の間にＳＥ
Ｌ反転信号２２が接続され、ＢＳＹ反転信号２１とＳＥ
Ｌ反転信号２２が入力されるＮＡＮＤ素子Ａ１の出力が
トランジスタＱ１のゲート電極に接続され、ＢＳＹ反転
信号２１とＳＥＬ反転信号２２以外のＳＣＳＩのインタ
ーフェース信号（合計１６本）は、プルアップ電源とト
ランジスタＱ１のドレイン電極間に直列接続された抵抗
Ｒ５，Ｒ６との間にそれぞれ接続され、トランジスタＱ
１のソース電極はＧＮＤと接続されている。尚、ＳＣＳ
Ｉのインターフェース信号はすべてロウ・アクティブで
ある。
路は、プルアップ電源とＧＮＤ間に直列接続された抵抗
Ｒ１，Ｒ２の間にＢＳＹ反転信号２１が接続され、プル
アップ電源とＧＮＤ間に直列接続された抵抗Ｒ１，Ｒ２
の間にＢＳＹ反転信号２１が接続され、プルアップ電源
とＧＮＤ間に直列接続された抵抗Ｒ３，Ｒ４の間にＳＥ
Ｌ反転信号２２が接続され、ＢＳＹ反転信号２１とＳＥ
Ｌ反転信号２２が入力されるＮＡＮＤ素子Ａ１の出力が
トランジスタＱ１のゲート電極に接続され、ＢＳＹ反転
信号２１とＳＥＬ反転信号２２以外のＳＣＳＩのインタ
ーフェース信号（合計１６本）は、プルアップ電源とト
ランジスタＱ１のドレイン電極間に直列接続された抵抗
Ｒ５，Ｒ６との間にそれぞれ接続され、トランジスタＱ
１のソース電極はＧＮＤと接続されている。尚、ＳＣＳ
Ｉのインターフェース信号はすべてロウ・アクティブで
ある。
【００１５】ここでどのＳＣＳＩデバイスもＳＣＳＩバ
ス１０を使用していない状態（バス・フリー・フェーズ
時や電源投入後またＳＣＳＩデバイスを機能させていな
い時）では、ＢＳＹ反転信号２１とＳＥＬ反転信号２２
はともにハイ・レベル（以下‘Ｈ’という）であるた
め、ＮＡＮＤ素子Ａ１の出力がロウ・レベル（以下
‘Ｌ’という）となり、トランジスタＱ１が非導通状態
となる。
ス１０を使用していない状態（バス・フリー・フェーズ
時や電源投入後またＳＣＳＩデバイスを機能させていな
い時）では、ＢＳＹ反転信号２１とＳＥＬ反転信号２２
はともにハイ・レベル（以下‘Ｈ’という）であるた
め、ＮＡＮＤ素子Ａ１の出力がロウ・レベル（以下
‘Ｌ’という）となり、トランジスタＱ１が非導通状態
となる。
【００１６】従って、ＢＳＹ反転信号２１とＳＥＬ反転
信号２２以外のＳＣＳＩのインターフェース信号の終端
抵抗部では、プルアップ電源からＧＮＤへの電流パスが
遮断される。この状態においては、終端抵抗回路１４
（１５）でプルアップ電源からＧＮＤへの電流パスが存
在するのはＢＳＹ反転信号２１とＳＥＬ反転信号２２が
接続されている部分だけであるので、終端抵抗回路に流
れる電流Ｉ３は、プルアップ電源を＋５Ｖとすると次式
で表される。
信号２２以外のＳＣＳＩのインターフェース信号の終端
抵抗部では、プルアップ電源からＧＮＤへの電流パスが
遮断される。この状態においては、終端抵抗回路１４
（１５）でプルアップ電源からＧＮＤへの電流パスが存
在するのはＢＳＹ反転信号２１とＳＥＬ反転信号２２が
接続されている部分だけであるので、終端抵抗回路に流
れる電流Ｉ３は、プルアップ電源を＋５Ｖとすると次式
で表される。
【００１７】
【００１８】即ち、本実施例ではどのＳＣＳＩデバイス
もＳＣＳＩデバイスを使用していない状態の時に、終端
抵抗回路に流れる電流を従来例の１／９に減少させるこ
とができる。尚、本実施例ではＳＣＳＩバスが未使用状
態時にはＢＳＹ反転信号２１とＳＥＬ反転信号２２以外
のＳＣＳＩのインターフェース信号は＋５Ｖにプルアッ
プされている。
もＳＣＳＩデバイスを使用していない状態の時に、終端
抵抗回路に流れる電流を従来例の１／９に減少させるこ
とができる。尚、本実施例ではＳＣＳＩバスが未使用状
態時にはＢＳＹ反転信号２１とＳＥＬ反転信号２２以外
のＳＣＳＩのインターフェース信号は＋５Ｖにプルアッ
プされている。
【００１９】図２は本発明の第２の実施例における終端
抵抗回路の回路図である。本実施例は、図１に対してＡ
ＮＤ素子Ａ２およびｐチャネルＭＯＳトランジスタＱ２
が付加されると共に、Ｒ５がＹΩの抵抗、Ｒ６がＸΩの
抵抗となっている。ここでＸおよびＹは次式を満たす必
要がある。
抵抗回路の回路図である。本実施例は、図１に対してＡ
ＮＤ素子Ａ２およびｐチャネルＭＯＳトランジスタＱ２
が付加されると共に、Ｒ５がＹΩの抵抗、Ｒ６がＸΩの
抵抗となっている。ここでＸおよびＹは次式を満たす必
要がある。
【００２０】 Ｘ（Ω）＋Ｑ１のＯＮ抵抗（Ω）＝３３０（Ω） Ｙ（Ω）＋Ｑ２のＯＮ抵抗（Ω）＝２２０（Ω） 本実施例における終端抵抗回路１４（１５）は、ＢＳＹ
反転信号２１とＳＥＬ反転信号２２が入力されるＡＮＤ
素子Ａ２の出力がトランジスタＱ２のゲート電極に接続
され、ＢＳＹ反転信号２１とＳＥＬ反転信号２２が入力
されるＮＡＮＤ素子Ａ２の出力がトランジスタＱ２のゲ
ート電極に接続される。ＢＳＹ反転信号２１とＳＥＬ反
転信号２２以外のＳＣＳＩのインターフェース信号（合
計１６本）は、トランジスタＱ２のドレイン電極とトラ
ンジスタＱ１のドレイン電極間に直列接続された抵抗Ｒ
５，Ｒ６の間にそれぞれ接続され、トランジスタＱ２の
ソース電極はプルアップ電源に接続され、トランジスタ
Ｑ１のソース電極はＧＮＤに接続されている。
反転信号２１とＳＥＬ反転信号２２が入力されるＡＮＤ
素子Ａ２の出力がトランジスタＱ２のゲート電極に接続
され、ＢＳＹ反転信号２１とＳＥＬ反転信号２２が入力
されるＮＡＮＤ素子Ａ２の出力がトランジスタＱ２のゲ
ート電極に接続される。ＢＳＹ反転信号２１とＳＥＬ反
転信号２２以外のＳＣＳＩのインターフェース信号（合
計１６本）は、トランジスタＱ２のドレイン電極とトラ
ンジスタＱ１のドレイン電極間に直列接続された抵抗Ｒ
５，Ｒ６の間にそれぞれ接続され、トランジスタＱ２の
ソース電極はプルアップ電源に接続され、トランジスタ
Ｑ１のソース電極はＧＮＤに接続されている。
【００２１】ここで、前述のようにどのＳＣＳＩデバイ
スもＳＣＳＩバスを使用していない状態では、ＢＳＹ反
転信号２１とＳＥＬ反転信号２２はともに‘Ｈ’である
ため、ＡＮＤ素子Ａ２の出力が‘Ｈ’、ＮＡＮＤ素子Ａ
１の出力が‘Ｌ’となり、トランジスタＱ１，Ｑ２は共
に非導通状態になる。従って、各反転信号２１，２２以
外のＳＣＳＩインターフェース信号の終端抵抗部では、
プルアップ電源からＧＮＤへの電流パスが遮断され、第
１の実施例と同様に、終端抵抗回路に流れる電流を従来
例の１／９に減少させることができる。
スもＳＣＳＩバスを使用していない状態では、ＢＳＹ反
転信号２１とＳＥＬ反転信号２２はともに‘Ｈ’である
ため、ＡＮＤ素子Ａ２の出力が‘Ｈ’、ＮＡＮＤ素子Ａ
１の出力が‘Ｌ’となり、トランジスタＱ１，Ｑ２は共
に非導通状態になる。従って、各反転信号２１，２２以
外のＳＣＳＩインターフェース信号の終端抵抗部では、
プルアップ電源からＧＮＤへの電流パスが遮断され、第
１の実施例と同様に、終端抵抗回路に流れる電流を従来
例の１／９に減少させることができる。
【００２２】尚、本実施例ではＳＣＳＩバスが未使用状
態時にはＢＳＹ反転信号２１とＳＥＬ反転信号２２以外
のＳＣＳＩのインターフェース信号はハイ・インピーダ
ンス状態となる。
態時にはＢＳＹ反転信号２１とＳＥＬ反転信号２２以外
のＳＣＳＩのインターフェース信号はハイ・インピーダ
ンス状態となる。
【００２３】図３（ａ），（ｂ）は本発明の第３の実施
例におけるＳＣＳＩの平衡型伝送系のブロック図および
その終端抵抗回路の回路図である。図において、信号３
１は＋ＢＳＹ信号、信号３２は−ＢＳＹ信号、信号３３
は＋ＳＥＬ信号、信号３４は−ＳＥＬ信号、抵抗Ｒ１
１，Ｒ１３，Ｒ１４，Ｒ１６，Ｒ１７は３３０Ωの抵
抗、Ｒ１２，Ｒ１５，Ｒ１８は１５０Ωの抵抗、Ａ３，
Ａ４は平衡型バスのレシーバ素子、Ｒ１９はＸ１（Ω）
の抵抗である。ここで、Ｘ１は次式を満たす必要があ
る。
例におけるＳＣＳＩの平衡型伝送系のブロック図および
その終端抵抗回路の回路図である。図において、信号３
１は＋ＢＳＹ信号、信号３２は−ＢＳＹ信号、信号３３
は＋ＳＥＬ信号、信号３４は−ＳＥＬ信号、抵抗Ｒ１
１，Ｒ１３，Ｒ１４，Ｒ１６，Ｒ１７は３３０Ωの抵
抗、Ｒ１２，Ｒ１５，Ｒ１８は１５０Ωの抵抗、Ａ３，
Ａ４は平衡型バスのレシーバ素子、Ｒ１９はＸ１（Ω）
の抵抗である。ここで、Ｘ１は次式を満たす必要があ
る。
【００２４】 Ｘ１（Ω）＋Ｑ１のオン抵抗（Ω）＝３３０（Ω） 図に示すように、本実施例の終端抵抗回路１４，１５
は、プルアップ電源とＧＮＤ間に直列接続された抵抗Ｒ
１１，Ｒ１２の間に−ＢＳＹ信号３２が接続され、抵抗
Ｒ１２と抵抗Ｒ１３の間に＋ＢＳＹ信号３１が接続さ
れ、プルアップ電源とＧＮＤ間に直列接続された抵抗Ｒ
１４，Ｒ１５の間に−ＳＥＬ信号３４が接続され、抵抗
Ｒ１５，Ｒ１６の間に＋ＳＥＬ信号３３が接続される。
は、プルアップ電源とＧＮＤ間に直列接続された抵抗Ｒ
１１，Ｒ１２の間に−ＢＳＹ信号３２が接続され、抵抗
Ｒ１２と抵抗Ｒ１３の間に＋ＢＳＹ信号３１が接続さ
れ、プルアップ電源とＧＮＤ間に直列接続された抵抗Ｒ
１４，Ｒ１５の間に−ＳＥＬ信号３４が接続され、抵抗
Ｒ１５，Ｒ１６の間に＋ＳＥＬ信号３３が接続される。
【００２５】また、−ＢＳＹ信号３２と＋ＢＳＹ信号３
１が平衡型バスのレシーバ素子Ａ３の入力に接続され、
−ＳＥＬ信号３４と＋ＳＥＬ信号３３が平衡型バスのレ
シーバ素子Ａ４の入力に接続され、これら平衡型バスの
レシーバ素子Ａ３，Ａ４の出力がＮＡＮＤ素子Ａ１の入
力にそれぞれ接続される。このＮＡＮＤ素子Ａ１の出力
がトランジスタＱ１のゲート電極に接続され、−ＢＳＹ
信号３２と−ＳＥＬ信号３４以外のＳＣＳＩインターフ
ェースの−信号（合計１６本）は、抵抗Ｒ１７と抵抗Ｒ
１８の間にそれぞれ接続され、＋ＢＳＹ信号３１と＋Ｓ
ＥＬ信号３３以外のＳＣＳＩのインターフェースの＋信
号（合計１６本は、抵抗Ｒ１８と抵抗Ｒ１９との間にそ
れぞれ接続され、トランジスタＱ１のソース電極はＧＮ
Ｄと接続されている。尚、平衡型バスのレシーバ素子Ａ
３，Ａ４は−信号の電位が＋信号の電位より低くなる
と、出力をロウにする。
１が平衡型バスのレシーバ素子Ａ３の入力に接続され、
−ＳＥＬ信号３４と＋ＳＥＬ信号３３が平衡型バスのレ
シーバ素子Ａ４の入力に接続され、これら平衡型バスの
レシーバ素子Ａ３，Ａ４の出力がＮＡＮＤ素子Ａ１の入
力にそれぞれ接続される。このＮＡＮＤ素子Ａ１の出力
がトランジスタＱ１のゲート電極に接続され、−ＢＳＹ
信号３２と−ＳＥＬ信号３４以外のＳＣＳＩインターフ
ェースの−信号（合計１６本）は、抵抗Ｒ１７と抵抗Ｒ
１８の間にそれぞれ接続され、＋ＢＳＹ信号３１と＋Ｓ
ＥＬ信号３３以外のＳＣＳＩのインターフェースの＋信
号（合計１６本は、抵抗Ｒ１８と抵抗Ｒ１９との間にそ
れぞれ接続され、トランジスタＱ１のソース電極はＧＮ
Ｄと接続されている。尚、平衡型バスのレシーバ素子Ａ
３，Ａ４は−信号の電位が＋信号の電位より低くなる
と、出力をロウにする。
【００２６】ここで、前述のどのＳＣＳＩデバイスもＳ
ＣＳＩバス１０を使用していない状態では、−ＢＳＹ信
号３２と−ＳＥＬ信号３４の電位が＋ＢＳＹ信号３１と
＋ＳＥＬ信号３３の電位よりそれぞれ高いため、平衡型
バスのレシーバ素子Ａ３，Ａ４の出力は共にハイ・レベ
ル‘Ｈ’になっている。このため、ＮＡＮＤ素子３Ａ１
の出力がロウ・レベル‘Ｌ’となり、トランジスタＱ１
が非導通状態となる。
ＣＳＩバス１０を使用していない状態では、−ＢＳＹ信
号３２と−ＳＥＬ信号３４の電位が＋ＢＳＹ信号３１と
＋ＳＥＬ信号３３の電位よりそれぞれ高いため、平衡型
バスのレシーバ素子Ａ３，Ａ４の出力は共にハイ・レベ
ル‘Ｈ’になっている。このため、ＮＡＮＤ素子３Ａ１
の出力がロウ・レベル‘Ｌ’となり、トランジスタＱ１
が非導通状態となる。
【００２７】従って、ＢＳＹ信号の組３１，３２、ＳＥ
Ｌ信号の組３３，３４以外のＳＣＳＩのインターフェー
ス信号の組の終端抵抗では、プルアップ電源からＧＮＤ
への電流パスが遮断される。この状態においては、終端
抵抗回路でプルアップ電源からＧＮＤへの電流パスが存
在するのは、ＢＳＹ信号の組３１，３２とＳＥＬ信号の
組３３，３４が接続されている部分だけであるので、終
端抵抗回路に流れる電流Ｉ４は、プルアップ電源を−５
Ｖとすると次式で表される。
Ｌ信号の組３３，３４以外のＳＣＳＩのインターフェー
ス信号の組の終端抵抗では、プルアップ電源からＧＮＤ
への電流パスが遮断される。この状態においては、終端
抵抗回路でプルアップ電源からＧＮＤへの電流パスが存
在するのは、ＢＳＹ信号の組３１，３２とＳＥＬ信号の
組３３，３４が接続されている部分だけであるので、終
端抵抗回路に流れる電流Ｉ４は、プルアップ電源を−５
Ｖとすると次式で表される。
【００２８】
【００２９】即ち、本実施例では接続されているどのＳ
ＣＳＩデバイスもＳＣＳＩバスを使用していない状態の
時に、終端抵抗回路に流れる電流を従来例の１／９に減
少させることができる。
ＣＳＩデバイスもＳＣＳＩバスを使用していない状態の
時に、終端抵抗回路に流れる電流を従来例の１／９に減
少させることができる。
【００３０】尚、本実施例では．ＳＣＳＩバスが未使用
状態時にＢＳＹ信号の組３１，３２とＳＥＬ信号の組３
３，３４以外のＳＣＳＩのインターフェース信号の組は
−信号＋信号ともに、＋５Ｖにプルアップされている。
状態時にＢＳＹ信号の組３１，３２とＳＥＬ信号の組３
３，３４以外のＳＣＳＩのインターフェース信号の組は
−信号＋信号ともに、＋５Ｖにプルアップされている。
【００３１】図４は本発明の第４の実施例における終端
抵抗回路の回路図である。本実施例は、図３に対してＡ
ＮＤ素子Ａ４およびｐチャネルＭＯＳトランジスタＱ２
が付加されると共に、Ｒ１７がＸ２Ωの抵抗、Ｒ１９が
Ｙ２Ωの抵抗となっている。ここで、Ｘ２およびＹは次
式を満たす必要がある。
抵抗回路の回路図である。本実施例は、図３に対してＡ
ＮＤ素子Ａ４およびｐチャネルＭＯＳトランジスタＱ２
が付加されると共に、Ｒ１７がＸ２Ωの抵抗、Ｒ１９が
Ｙ２Ωの抵抗となっている。ここで、Ｘ２およびＹは次
式を満たす必要がある。
【００３２】 Ｘ２（Ω）＋Ｑ１のＯＮ抵抗（Ω）＝３３０（Ω） Ｙ２（Ω）＋Ｑ２のＯＮ抵抗（Ω）＝２２０（Ω） 本実施例の終端抵抗回路１４（１５）は、図１に対して
平衡型バスのレシーバ素子Ａ３，Ａ４出力がＮＡＮＤ素
子Ａ１とＡＮＤ素子Ａ２の入力にそれぞれ接続され、Ａ
ＮＤ素子Ａ２の出力がトランジスタＱ２のゲート電極に
接続され、ＮＡＮＤ素子Ａ１の出力がトランジスタＱ１
のゲート電極に接続される。また、−ＢＳＹ信号３２と
−ＳＥＬ信号３４以外のＳＣＳＩインターフェースの−
信号（合計１６本）は、トランジスタＱ２のドレイン電
極とトランジスタＱ１のドレイン電極間に直列接続され
た抵抗Ｒ１７，Ｒ１８の間にそれぞれ接続される。＋Ｂ
ＳＹ信号３１と＋ＳＥＬ信号３３以外のＳＣＳＩのイン
ターフェースの＋信号（合計１６本）は、抵抗Ｒ１８，
Ｒ１９の間にそれぞれ接続され、トランジスタＱ２のソ
ース電極はプルアップ電源に接続され、トランジスタＱ
１のソース電極はＧＮＤに接続されている。
平衡型バスのレシーバ素子Ａ３，Ａ４出力がＮＡＮＤ素
子Ａ１とＡＮＤ素子Ａ２の入力にそれぞれ接続され、Ａ
ＮＤ素子Ａ２の出力がトランジスタＱ２のゲート電極に
接続され、ＮＡＮＤ素子Ａ１の出力がトランジスタＱ１
のゲート電極に接続される。また、−ＢＳＹ信号３２と
−ＳＥＬ信号３４以外のＳＣＳＩインターフェースの−
信号（合計１６本）は、トランジスタＱ２のドレイン電
極とトランジスタＱ１のドレイン電極間に直列接続され
た抵抗Ｒ１７，Ｒ１８の間にそれぞれ接続される。＋Ｂ
ＳＹ信号３１と＋ＳＥＬ信号３３以外のＳＣＳＩのイン
ターフェースの＋信号（合計１６本）は、抵抗Ｒ１８，
Ｒ１９の間にそれぞれ接続され、トランジスタＱ２のソ
ース電極はプルアップ電源に接続され、トランジスタＱ
１のソース電極はＧＮＤに接続されている。
【００３３】ここで前述のようにどのＳＣＳＩデバイス
１１〜１３もＳＣＳＩバス１０を使用していない状態で
は、−ＢＳＹ信号３２と−ＳＥＬ信号３４の電位が＋Ｂ
ＳＹ信号と＋ＳＥＬ信号２３の電位よりそれぞれ高いた
め、平衡型バスのレシーバ素子Ａ３，Ａ４の出力は共に
ハイ・レベル‘Ｈ’になっている。このため、ＡＮＤ素
子Ａ２の出力が‘Ｈ’、ＮＡＮＤ素子Ａ１の出力が
‘Ｌ’となり、トランジスタＱ１，Ｑ２は共に非導通状
態になる。
１１〜１３もＳＣＳＩバス１０を使用していない状態で
は、−ＢＳＹ信号３２と−ＳＥＬ信号３４の電位が＋Ｂ
ＳＹ信号と＋ＳＥＬ信号２３の電位よりそれぞれ高いた
め、平衡型バスのレシーバ素子Ａ３，Ａ４の出力は共に
ハイ・レベル‘Ｈ’になっている。このため、ＡＮＤ素
子Ａ２の出力が‘Ｈ’、ＮＡＮＤ素子Ａ１の出力が
‘Ｌ’となり、トランジスタＱ１，Ｑ２は共に非導通状
態になる。
【００３４】従って、ＢＳＹ信号の組３１、３２とＳＥ
Ｌ信号の組３３，３４以外のＳＣＳＩインターフェース
信号の組の終端抵抗回路では、プルアップ電源からＧＮ
Ｄへの電流パスが遮断される。実施例と同様に、終端抵
抗に流れる電流を従来例の１／９に減少させることがで
きる。
Ｌ信号の組３３，３４以外のＳＣＳＩインターフェース
信号の組の終端抵抗回路では、プルアップ電源からＧＮ
Ｄへの電流パスが遮断される。実施例と同様に、終端抵
抗に流れる電流を従来例の１／９に減少させることがで
きる。
【００３５】尚、本実施例ではＳＣＳＩバスが未使用状
態時にはＢＳＹ信号の組３１，３２とＳＥＬ信号の組３
３，３４以外のＳＣＳＩのインターフェース信号の組は
ハイ・インピーダンス状態となる。
態時にはＢＳＹ信号の組３１，３２とＳＥＬ信号の組３
３，３４以外のＳＣＳＩのインターフェース信号の組は
ハイ・インピーダンス状態となる。
【００３６】
【発明の効果】以上説明したように、本発明のＳＣＳＩ
の不平衡型または平衡型伝送系においては、接続されて
いる全てのＳＣＳＩデバイスがＳＣＳＩバスを使用して
いない状態の時に、ＢＳＹ信号の組とＳＥＬ信号の組以
外のＳＣＳＩインターフェース信号の組の終端抵抗部に
おいて、プルアップ電源からＧＮＤへの電流パスを遮断
する手段を有することにより、従来無駄に消費されてい
た電流を飛躍的に減少させることができるという効果が
ある。特に、ＳＣＳＩデバイスとして、システム上一時
的にしかアクセスされないディスク装置などを使用する
場合、消費電力低減に絶大な効果がある。
の不平衡型または平衡型伝送系においては、接続されて
いる全てのＳＣＳＩデバイスがＳＣＳＩバスを使用して
いない状態の時に、ＢＳＹ信号の組とＳＥＬ信号の組以
外のＳＣＳＩインターフェース信号の組の終端抵抗部に
おいて、プルアップ電源からＧＮＤへの電流パスを遮断
する手段を有することにより、従来無駄に消費されてい
た電流を飛躍的に減少させることができるという効果が
ある。特に、ＳＣＳＩデバイスとして、システム上一時
的にしかアクセスされないディスク装置などを使用する
場合、消費電力低減に絶大な効果がある。
【図１】（ａ），（ｂ）は本発明の第１の実施例におけ
るＳＣＳＩ不平衡型伝送系のブロック図およびその終端
抵抗回路の回路図。
るＳＣＳＩ不平衡型伝送系のブロック図およびその終端
抵抗回路の回路図。
【図２】本発明の第２の実施例における終端抵抗回路の
回路図。
回路図。
【図３】（ａ），（ｂ）は本発明の第３の実施例におけ
るＳＣＳＩ平衡型伝送系のブロック図およびその終端抵
抗回路の回路図。
るＳＣＳＩ平衡型伝送系のブロック図およびその終端抵
抗回路の回路図。
【図４】本発明の第４の実施例における終端抵抗回路の
回路図。
回路図。
【図５】（ａ），（ｂ），（ｃ）は従来例のＳＣＳＩ伝
送系のブロック図、その不平衡型および平衡型の各終端
抵抗回路の回路図。
送系のブロック図、その不平衡型および平衡型の各終端
抵抗回路の回路図。
１０ ＳＣＳＩバス １１〜１３ ＳＣＳＩデバイス １４，１５，１４ａ，１５ａ 終端抵抗回路 ２１ ＢＳＹ反転信号 ２２ ＳＥＬ反転信号 ３１ ＋ＢＳＹ信号 ３２ −ＢＳＹ信号 ３３ ＋ＳＥＬ信号 ３４ −ＳＥＬ信号 Ｑ１ ｎチャネルＭＯＳトランジスタ Ｑ２ ｐチャネルＭＯＳトアンジスタ Ａ１ ＮＡＮＤ素子 Ａ２ ＡＮＤ素子 Ａ３，Ａ４ レシーバ素子 Ｒ１〜Ｒ１６，Ｒ１１〜Ｒ１９ 抵抗
Claims (2)
- 【請求項１】 ドライバ回路とレシーバ回路とを含む複
数のスモール・コンピュータ・システム・インターフェ
ース（以下ＳＣＳＩという）デバイスがＳＣＳＩバスを
介して互に接続された伝送系の終端抵抗回路において、
前記ＳＣＳＩバスからのインターフェース信号の一部で
あるビジー信号と選択信号の状態によって前記ＳＣＳＩ
バスが未使用状態であることを検出して検出信号を出力
する検出手段と、この検出手段の検出信号によって前記
ビジー信号と選択信号以外のインターフェース信号が接
続される終端抵抗部分のプルアップ電源から接地に向か
って流れる電流の導通・遮断を制御するスイッチ手段と
を少なくとも備え、前記検出手段が前記ＳＣＳＩバスの
未使用状態を検出した時に前記スイッチ手段を遮断して
前記ＳＣＳＩの伝送系の消費電流を低減させるようにし
たことを特徴とするスモール・コンピュータ・システム
・インターフェースの伝送系の終端抵抗回路。 - 【請求項２】 ＳＣＳＩバスが、不平衡型または平衡型
の信号からなる請求項１記載のスモール・コンピュータ
・システム・インターフェースの伝送系の終端抵抗回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03305177A JP3082367B2 (ja) | 1990-11-21 | 1991-11-21 | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31690890 | 1990-11-21 | ||
| JP2-316908 | 1990-11-21 | ||
| JP03305177A JP3082367B2 (ja) | 1990-11-21 | 1991-11-21 | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295699A JPH07295699A (ja) | 1995-11-10 |
| JP3082367B2 true JP3082367B2 (ja) | 2000-08-28 |
Family
ID=26564188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03305177A Expired - Fee Related JP3082367B2 (ja) | 1990-11-21 | 1991-11-21 | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082367B2 (ja) |
-
1991
- 1991-11-21 JP JP03305177A patent/JP3082367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07295699A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| US4697107A (en) | Four-state I/O control circuit | |
| US6615301B1 (en) | Integrated data transceiver circuit for use with a serial bus and bus interface | |
| US6442734B1 (en) | Method and apparatus for detecting the type of interface to which a peripheral device is connected | |
| US8296474B2 (en) | Method and apparatus for detecting the type of interface to which a peripheral device is connected | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
| US7689841B2 (en) | USB circuit device for preventing reverse current from external device | |
| US5216297A (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| US6076119A (en) | Operation mode transfer system and method | |
| WO2021227635A1 (zh) | Usb接口切换装置、切换方法及终端设备 | |
| JP2008192106A (ja) | インタフェース回路 | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| JPH0233411Y2 (ja) | ||
| JP2007518179A (ja) | プルアップ回路 | |
| US5911079A (en) | Computer system having a parallel port for its peripheral device and an expansion device thereof | |
| JP3082367B2 (ja) | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 | |
| US4918329A (en) | Data transmission system | |
| US20020057106A1 (en) | Data output buffer circuit usable with both PCI and PCI-X buses | |
| US20080224733A1 (en) | Electronic circuit for maintaining and controlling data bus state | |
| JP3483594B2 (ja) | 半導体装置 | |
| JP3116620B2 (ja) | スモール・コンピュータ・システム・インターフェースの伝送系の終端抵抗回路 | |
| JPS6027223A (ja) | ドライバ回路 | |
| JPH02138612A (ja) | バスドライブ回路 | |
| JPH06208428A (ja) | 高速単一端バス用のｃｍｏｓドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000530 |
|
| LAPS | Cancellation because of no payment of annual fees |