JPH02138612A - バスドライブ回路 - Google Patents
バスドライブ回路Info
- Publication number
- JPH02138612A JPH02138612A JP63292605A JP29260588A JPH02138612A JP H02138612 A JPH02138612 A JP H02138612A JP 63292605 A JP63292605 A JP 63292605A JP 29260588 A JP29260588 A JP 29260588A JP H02138612 A JPH02138612 A JP H02138612A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- resistor
- pull
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
マイクロプロセッサにおけるバス方式のデータ伝送に用
いられるバスドライブ回路に関し、実装効率を向上させ
ることができ、また消費電力が少ないバスドライブ回路
を提供することを目的とし、 データとイネーブル信号がそれぞれ入力する一対の論理
回路と、該論理回路にそれぞれ接続される一対のトラン
ジスタと、を有し、その出力線にバスラインを接続した
バスドライブ回路において、該回路内に電源電圧に接続
されるプルアップ抵抗と、プルアップ抵抗に直列に接続
されるとともに前記出力線に接続され、前記イネーブル
信号によりオン、オフ制御されるトランジスタを内蔵す
るように構成した。
いられるバスドライブ回路に関し、実装効率を向上させ
ることができ、また消費電力が少ないバスドライブ回路
を提供することを目的とし、 データとイネーブル信号がそれぞれ入力する一対の論理
回路と、該論理回路にそれぞれ接続される一対のトラン
ジスタと、を有し、その出力線にバスラインを接続した
バスドライブ回路において、該回路内に電源電圧に接続
されるプルアップ抵抗と、プルアップ抵抗に直列に接続
されるとともに前記出力線に接続され、前記イネーブル
信号によりオン、オフ制御されるトランジスタを内蔵す
るように構成した。
[産業上の利用分野]
本発明は、マイクロプロセッサにおけるバス方式のデー
タ伝送に用いらめるバスドライブ回路に関する。
タ伝送に用いらめるバスドライブ回路に関する。
従来のバスを用いたデータ伝送方式にあっては、バスが
完全に高いインピーダンス状態になると、バスのレベル
が不安定となり、このバスに接続ざれた他素子が誤動作
または破損することがあり、これを防止するために、バ
スラインにプルアップ抵抗を用いていた。しかしながら
、この場合には、プルアップ抵抗のスペースが必要とな
り、また、プルアップ抵抗により消費電力が大きくなっ
ていた。
完全に高いインピーダンス状態になると、バスのレベル
が不安定となり、このバスに接続ざれた他素子が誤動作
または破損することがあり、これを防止するために、バ
スラインにプルアップ抵抗を用いていた。しかしながら
、この場合には、プルアップ抵抗のスペースが必要とな
り、また、プルアップ抵抗により消費電力が大きくなっ
ていた。
このため、スペースを充分確保することができ、また消
費電力も少ないバスドライブ回路の開発が要望されてい
た。
費電力も少ないバスドライブ回路の開発が要望されてい
た。
[従来の技術]
従来のこの種のバスドライブ回路としては、例えば第3
図に示すようなものがある。
図に示すようなものがある。
第3図は0MO8の例を示し、バスドライバー1は、ア
ンド回路2、ナンド回路3、PMOSトランジスタ4お
よびNMO3トランジスタ5を有している。バスドライ
バー1の出力線6はバスライン7に接続され、バスライ
ン7はレシーバ−8とドライバー9を有する他素子13
に接続され、また、バスライン7には電源電圧yccに
接続されるプルアップ抵抗10が接続されている。
ンド回路2、ナンド回路3、PMOSトランジスタ4お
よびNMO3トランジスタ5を有している。バスドライ
バー1の出力線6はバスライン7に接続され、バスライ
ン7はレシーバ−8とドライバー9を有する他素子13
に接続され、また、バスライン7には電源電圧yccに
接続されるプルアップ抵抗10が接続されている。
したがって、イネーブル信号をトルベルとしたときに、
データがトルベルのときは、バスドライバー1の出力は
トルベルとなり、データがトルベルのときは、トルベル
の出力となる。また、イネーブル信号をトルベルとする
と、ナンド回路3はトルベル、アンド回路2はトルベル
となり、PMOSトランジスタ4およびNMOSトラン
ジスタ5はともにオフとなり、高インピーダンス状態と
なる。このとき、他素子13も高インピーダンス状態で
あれば、バスライン7は高インピーダンス状態となる。
データがトルベルのときは、バスドライバー1の出力は
トルベルとなり、データがトルベルのときは、トルベル
の出力となる。また、イネーブル信号をトルベルとする
と、ナンド回路3はトルベル、アンド回路2はトルベル
となり、PMOSトランジスタ4およびNMOSトラン
ジスタ5はともにオフとなり、高インピーダンス状態と
なる。このとき、他素子13も高インピーダンス状態で
あれば、バスライン7は高インピーダンス状態となる。
バスライン7が高インピーダンス状態となると、バスラ
イン7のレベルが不安定となり、他素子13が誤動作し
たり、または破損する恐れがあるため、プルアップ抵抗
10を用いて低インピーダンス状態としていた。
イン7のレベルが不安定となり、他素子13が誤動作し
たり、または破損する恐れがあるため、プルアップ抵抗
10を用いて低インピーダンス状態としていた。
[発明が解決しようとする課題]
しかしながら、このような従来のバスドライブ回路にあ
っては、例えば、32ビツトのマイクロプロセッサでは
データバスに32本、アドレスバスに32本合計64本
もプルアップ抵抗が必要となり、その分プリント基板上
にスペースが必要となり、実装効率が悪化するという問
題点があった。
っては、例えば、32ビツトのマイクロプロセッサでは
データバスに32本、アドレスバスに32本合計64本
もプルアップ抵抗が必要となり、その分プリント基板上
にスペースが必要となり、実装効率が悪化するという問
題点があった。
また、イネーブル信号がトルベルのときは、バスライン
がトルベルであるとすると、プルアップ抵抗を介して電
流が流れ、消費電力が大きくなるという問題点もあった
。
がトルベルであるとすると、プルアップ抵抗を介して電
流が流れ、消費電力が大きくなるという問題点もあった
。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、実装効率を向上させることができ、また消
費電力が少ないバスドライブ回路を提供することを目的
としている。
のであって、実装効率を向上させることができ、また消
費電力が少ないバスドライブ回路を提供することを目的
としている。
[課題を解決するための手段]
第1図において、2,3はデータとイネーブル信号がそ
れぞれ入力する一対の論理回路、4,5は該論理回路2
,3にそれぞれ接続される一対のトランジスタ、7はそ
の出力線6に接続されたバスライン、10は回路内に内
蔵され、電源電圧に接続されるプルアップ抵抗、12は
プルアップ抵抗に直列に接続されるとともに前記出力線
に接続され、前記イネーブル信号によりオン、オフ制御
されるトランジスタである。
れぞれ入力する一対の論理回路、4,5は該論理回路2
,3にそれぞれ接続される一対のトランジスタ、7はそ
の出力線6に接続されたバスライン、10は回路内に内
蔵され、電源電圧に接続されるプルアップ抵抗、12は
プルアップ抵抗に直列に接続されるとともに前記出力線
に接続され、前記イネーブル信号によりオン、オフ制御
されるトランジスタである。
[作用]
本発明においては、回路内に電源電圧に接続されるプル
アップ抵抗と、該プルアップ抵抗に直列に接続され、イ
ネーブル信号によりオン、オフルリ御されるトランジス
タと、を内蔵させるようにしたため、プリント基板上の
スペースを充分確保することができ、実装効率を向上さ
せることができる。
アップ抵抗と、該プルアップ抵抗に直列に接続され、イ
ネーブル信号によりオン、オフルリ御されるトランジス
タと、を内蔵させるようにしたため、プリント基板上の
スペースを充分確保することができ、実装効率を向上さ
せることができる。
また、イネーブル信号をトルベルとしたとき、プルアッ
プ抵抗はバスラインと切られるため、電流は流れず、消
費電力を少なくすることができる。
プ抵抗はバスラインと切られるため、電流は流れず、消
費電力を少なくすることができる。
[実施例]
以下、本発明の実施例を図面に基づいて訂1明する。
第1図は本発明の一実施例を示す図である。
第1図は0MO8の例を示し、図中1はバスドライバー
である。バスドライバー1はイネーブル信号と、インバ
ータ11を介してデータがそれぞれ入力するアンド回路
(論理回路)と、イネーブル信号とデータがそれぞれ入
力するナンド回路(論理回路)3と、ナンド回路3に接
続されたPMOSトランジスタ(トランジスタ)4と、
アンド回路2に接続されてNMO8トランジスタ(トラ
ンジスタ)5と、電源電圧yccと出力線6の間に設け
られたプルアップ抵抗10と、プルアップ抵抗10に直
列に接続され、イネーブル信号が入力するPMOSトラ
ンジスタ(トランジスタ)12と、から構成されている
。
である。バスドライバー1はイネーブル信号と、インバ
ータ11を介してデータがそれぞれ入力するアンド回路
(論理回路)と、イネーブル信号とデータがそれぞれ入
力するナンド回路(論理回路)3と、ナンド回路3に接
続されたPMOSトランジスタ(トランジスタ)4と、
アンド回路2に接続されてNMO8トランジスタ(トラ
ンジスタ)5と、電源電圧yccと出力線6の間に設け
られたプルアップ抵抗10と、プルアップ抵抗10に直
列に接続され、イネーブル信号が入力するPMOSトラ
ンジスタ(トランジスタ)12と、から構成されている
。
バスドライバー1の出力線6にはバスライン7が接続さ
れ、バスライン7はレシーバ−8とドライバー9を有す
る他素子13に接続されている。
れ、バスライン7はレシーバ−8とドライバー9を有す
る他素子13に接続されている。
次に、動作を説明する。
まず、イネーブル信号をトルベルとし、トルベルのデー
タが入力する場合には、ナンド回路3の出力はトルベル
となり、PMO81〜ランジスタ4はオンとなり、一方
、アンド回路2の出力はトルベルとなり、NMOSトラ
ンジスタ5はオフとなるので、ドライバー1の出力はト
ルベルとなる。
タが入力する場合には、ナンド回路3の出力はトルベル
となり、PMO81〜ランジスタ4はオンとなり、一方
、アンド回路2の出力はトルベルとなり、NMOSトラ
ンジスタ5はオフとなるので、ドライバー1の出力はト
ルベルとなる。
なお、PMO3トランジスタ12はオフとなる。
また、イネーブル信号がトルベルで、データがトルベル
のときは、ナンド回路3の出力はトルベル、PMOSト
ランジスタ4はオフとなり、また、アンド回路2の出力
はトルベルとなり、NMOSトランジスタ5はオンとな
るので、ドライバー1の出力はトルベルとなる。なお、
PMOSトランジスタ12はオフとなる。
のときは、ナンド回路3の出力はトルベル、PMOSト
ランジスタ4はオフとなり、また、アンド回路2の出力
はトルベルとなり、NMOSトランジスタ5はオンとな
るので、ドライバー1の出力はトルベルとなる。なお、
PMOSトランジスタ12はオフとなる。
一方、イネーブル信号をトルベルとすると、ナンド回路
3の出力はトルベルとなり、PMOSトランジスタ4は
オフとなり、また、アンド回路2の出力はトルベルとな
り、NMOSトランジスタ5はオフとなる。
3の出力はトルベルとなり、PMOSトランジスタ4は
オフとなり、また、アンド回路2の出力はトルベルとな
り、NMOSトランジスタ5はオフとなる。
したがって、この場合には高インピーダンス状態となる
が、イネーブル信号がトルベルであるから、PMOSト
ランジスタ12がオンとなり、バスライン7はプルアッ
プ抵抗10を介して電源電圧Vccヘプルアップされる
。
が、イネーブル信号がトルベルであるから、PMOSト
ランジスタ12がオンとなり、バスライン7はプルアッ
プ抵抗10を介して電源電圧Vccヘプルアップされる
。
以上のように、バスドライバー1の外部にあったプルア
ップ抵抗10をバスドライバー1の内部に内蔵するよう
にしたため、プリント基板上のスペースを充分確保する
ことができ、実装効率を向上させることができる。
ップ抵抗10をバスドライバー1の内部に内蔵するよう
にしたため、プリント基板上のスペースを充分確保する
ことができ、実装効率を向上させることができる。
また、イネーブル信号がトルベルのときは、PMOSト
ランジスタ12はオフとなり、プルアップ抵抗10はバ
スライン7から切られるので、電流は流れず、消費電力
を少なくすることができる。
ランジスタ12はオフとなり、プルアップ抵抗10はバ
スライン7から切られるので、電流は流れず、消費電力
を少なくすることができる。
次に、第2図はNMO8の例を示す。
第2図において、21および22はデプリション型トラ
ンジスタ、23はエンハンスメント型トランジスタ、2
4および25はアンド回路、26はインバータ、27は
プルアップ抵抗である。
ンジスタ、23はエンハンスメント型トランジスタ、2
4および25はアンド回路、26はインバータ、27は
プルアップ抵抗である。
ここで、イネーブル信号をトルベルとすると、アンド回
路24.25の各出力はトルベルとなり、デプリション
型トランジスタ21およびエンハンスメント型トランジ
スタ23はともにオフとなり、一方、デプリション型ト
ランジスタ22はインバータ26を介してトルベルの信
号が入力するので、デプリション型トランジスタ22は
オンとなる。
路24.25の各出力はトルベルとなり、デプリション
型トランジスタ21およびエンハンスメント型トランジ
スタ23はともにオフとなり、一方、デプリション型ト
ランジスタ22はインバータ26を介してトルベルの信
号が入力するので、デプリション型トランジスタ22は
オンとなる。
したがって、前記実施例と同様な効果を得ることができ
る。
る。
なお、従来においては、出力を高速にドライブするため
にはプルアップ抵抗10の値を小さくしなければならな
いが、本発明においては、プルアップ抵抗10の値は大
きくても高速ドライブを行なうことができる。
にはプルアップ抵抗10の値を小さくしなければならな
いが、本発明においては、プルアップ抵抗10の値は大
きくても高速ドライブを行なうことができる。
また、プルアップ抵抗10だけを設ける場合も考えられ
るが、この場合には、プルアップ抵抗10はバスライン
7から切られないため消費電力が増大する。
るが、この場合には、プルアップ抵抗10はバスライン
7から切られないため消費電力が増大する。
ざらに、バスライン7に複数個の素子が接続される場合
には、一番バスライン7を専有する素子(通常はCPU
)だけに、本発明のバスドライブ回路を設けるようにす
れば良い。
には、一番バスライン7を専有する素子(通常はCPU
)だけに、本発明のバスドライブ回路を設けるようにす
れば良い。
[発明の効果]
以上説明してきたように、本発明によれば、電源電圧に
接続されるプルアップ抵抗と、該プルアップ抵抗に直列
に接続されるトランジスタと、を回路内に内蔵するよう
にしたため、プリント基板上のスペースを充分確保する
ことができ、実装効率を向上させるねことができる。ま
た、イネーブル信号がHレベルのとき、プルアップ抵抗
はバスラインから切られるため、電流は流れず、消費電
力を少なくすることができる。
接続されるプルアップ抵抗と、該プルアップ抵抗に直列
に接続されるトランジスタと、を回路内に内蔵するよう
にしたため、プリント基板上のスペースを充分確保する
ことができ、実装効率を向上させるねことができる。ま
た、イネーブル信号がHレベルのとき、プルアップ抵抗
はバスラインから切られるため、電流は流れず、消費電
力を少なくすることができる。
6:出力線、
7:バスライン、
8ニレシーバー
9ニドライバー
10ニブルアツプ抵抗、
11:インバータ、
12 : PMO3トランジスタ(トランジスタ)13
:他素子。
:他素子。
第1図は本発明の一実施例を示す回路図、第2図は他の
実施例を示す回路図、 第3図は従来例を示す回路図である。 図中、 1:バスドライバー 2:アンド回路(論理回路)、 3:ナンド回路(論理回路)、 4 : PMO3トランジスタ(トランジスタ)、5:
NMOSトランジスタ(トランジスタ)、イtqの大力
で2ブツクと力く°9”rロシイ1Eり第2図
実施例を示す回路図、 第3図は従来例を示す回路図である。 図中、 1:バスドライバー 2:アンド回路(論理回路)、 3:ナンド回路(論理回路)、 4 : PMO3トランジスタ(トランジスタ)、5:
NMOSトランジスタ(トランジスタ)、イtqの大力
で2ブツクと力く°9”rロシイ1Eり第2図
Claims (1)
- データとイネーブル信号がそれぞれ入力する一対の論理
回路(2),(3)と、該論理回路(2),(3)にそ
れぞれ接続される一対のトランジスタ(4),(5)と
、を有し、その出力線(6)にバスライン(7)を接続
したバスドライブ回路において、該回路内に電源電圧に
接続されるプルアップ抵抗(10)と、該プルアップ抵
抗(10)に直列に接続されるとともに前記出力線(6
)に接続され、前記イネーブル信号によりオン、オフ制
御されるトランジスタ(12)を内蔵したことを特徴と
するバスドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63292605A JPH02138612A (ja) | 1988-11-18 | 1988-11-18 | バスドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63292605A JPH02138612A (ja) | 1988-11-18 | 1988-11-18 | バスドライブ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02138612A true JPH02138612A (ja) | 1990-05-28 |
Family
ID=17783957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63292605A Pending JPH02138612A (ja) | 1988-11-18 | 1988-11-18 | バスドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02138612A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280118A (ja) * | 1991-03-07 | 1992-10-06 | Nec Corp | 半導体集積回路間の接続回路 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
US6215340B1 (en) | 1998-02-18 | 2001-04-10 | Nec Corporation | Signal transition accelerating driver with simple circuit configuration and driver system using the same |
US8421498B2 (en) | 2010-06-24 | 2013-04-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device with bus connection circuit and method of making bus connection |
-
1988
- 1988-11-18 JP JP63292605A patent/JPH02138612A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280118A (ja) * | 1991-03-07 | 1992-10-06 | Nec Corp | 半導体集積回路間の接続回路 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
US6215340B1 (en) | 1998-02-18 | 2001-04-10 | Nec Corporation | Signal transition accelerating driver with simple circuit configuration and driver system using the same |
US8421498B2 (en) | 2010-06-24 | 2013-04-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device with bus connection circuit and method of making bus connection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63190422A (ja) | 温度補償型出力バッファ | |
JPH06244711A (ja) | Ecl回路を駆動する低電圧スイング出力mos回路 | |
KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
JPH02138612A (ja) | バスドライブ回路 | |
JPH10209848A (ja) | Icチップの出力回路 | |
JPS61112424A (ja) | 出力バツフア回路 | |
US6150844A (en) | High voltage tolerance output stage | |
KR100275956B1 (ko) | 데이타 입출력 포트 | |
JP3615189B2 (ja) | 入出力バッファ回路 | |
JPH04440Y2 (ja) | ||
JPH0962649A (ja) | 信号入出力回路 | |
JP4384792B2 (ja) | 入出力回路 | |
JP2000278110A (ja) | 半導体集積回路 | |
JP2697024B2 (ja) | 出力回路 | |
JP3110360B2 (ja) | パワーオンリセット回路 | |
JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
JPS5869121A (ja) | 半導体集積回路 | |
JPS6281118A (ja) | 入出力回路 | |
JPH06132804A (ja) | 半導体集積回路 | |
JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
JPH03297220A (ja) | 集積回路 | |
JP2000066780A (ja) | バスホールド回路を有する論理集積回路 | |
JPH0254617A (ja) | 入出力バッファ回路 |