JP2000066780A - バスホールド回路を有する論理集積回路 - Google Patents
バスホールド回路を有する論理集積回路Info
- Publication number
- JP2000066780A JP2000066780A JP10231361A JP23136198A JP2000066780A JP 2000066780 A JP2000066780 A JP 2000066780A JP 10231361 A JP10231361 A JP 10231361A JP 23136198 A JP23136198 A JP 23136198A JP 2000066780 A JP2000066780 A JP 2000066780A
- Authority
- JP
- Japan
- Prior art keywords
- bus hold
- input terminal
- hold circuit
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 消費電力および発熱量の増大を招くことなく
バスホールド回路の動作を停止でき、かつバスホールド
回路を内蔵していない論理集積回路と置き換えた場合に
も動作が不安定にならないよいうにする。 【解決手段】 論理集積回路２はデータ入力端子１１６
およびバスホールド回路１０２を有し、バスホールド回
路１０２の入力端子１１４および出力端子１１８はデー
タ入力端子１１６に接続され、データ入力端子１１６に
外部から信号が入力されない状態のデータ入力端子１１
６の論理レベルはバスホールド回路１０２により論理”
０”または論理”１”に設定される。論理集積回路２
は、選択端子４と、バスホールド回路１０２の出力端子
１１８とデータ入力端子１１６との間に介在するスイッ
チ素子６とを備え、スイッチ素子６は選択端子４に入力
される信号の論理レベルが論理”１”のときオン、論
理”０”のオフとなる。
バスホールド回路の動作を停止でき、かつバスホールド
回路を内蔵していない論理集積回路と置き換えた場合に
も動作が不安定にならないよいうにする。 【解決手段】 論理集積回路２はデータ入力端子１１６
およびバスホールド回路１０２を有し、バスホールド回
路１０２の入力端子１１４および出力端子１１８はデー
タ入力端子１１６に接続され、データ入力端子１１６に
外部から信号が入力されない状態のデータ入力端子１１
６の論理レベルはバスホールド回路１０２により論理”
０”または論理”１”に設定される。論理集積回路２
は、選択端子４と、バスホールド回路１０２の出力端子
１１８とデータ入力端子１１６との間に介在するスイッ
チ素子６とを備え、スイッチ素子６は選択端子４に入力
される信号の論理レベルが論理”１”のときオン、論
理”０”のオフとなる。
Description
【０００１】
【発明の属する技術分野】本発明は、バスホールド回路
を有する論理集積回路に関するものである。
を有する論理集積回路に関するものである。
【０００２】
【従来の技術】データを送信するトランシーバや、デー
タバスに接続されるバスバッファなどの論理集積回路と
して、最近では、バスホールド回路を内蔵することによ
り、データ入力端子へのプルアップ抵抗やプルダウン抵
抗の接続を不要にしたものが広く用いられるようになっ
てきている。図４はこのような従来の論理集積回路に組
み込まれたバスホールド回路の一例を示す回路図であ
る。図４に示したように、このバスホールド回路１０２
は、トランジスタ１０４、１０６、バッファ１０８、ツ
ェナーダイオード１１０、ならびに抵抗１１２により構
成されている。バッファ１０８の入力端子は、バスホー
ルド回路１０２の入力端子１１４を通じて論理集積回路
のデータ入力端子１１６に接続され、バッファ１０８の
出力端子はトランジスタ１０４、１０６のゲートに接続
されている。トランジスタ１０４のソースは電源Ｖｃｃ
に、トランジスタ１０６のソースはグランドにそれぞれ
接続されている。また、トランジスタ１０４のドレイン
はツェナーダイオード１１０のアノードに、トランジス
タ１０６のドレインはツェナーダイオード１１０のカソ
ードに接続されている。そしてトランジスタ１０６のド
レインは抵抗１１２を通じてバスホールド回路１０２の
出力端子１１８に接続され、出力端子１１８はデータ入
力端子１１６に接続されている。なお、データ入力端子
１１６はバッファ１２０を通じて論理集積回路の不図示
の内部回路に接続されている。
タバスに接続されるバスバッファなどの論理集積回路と
して、最近では、バスホールド回路を内蔵することによ
り、データ入力端子へのプルアップ抵抗やプルダウン抵
抗の接続を不要にしたものが広く用いられるようになっ
てきている。図４はこのような従来の論理集積回路に組
み込まれたバスホールド回路の一例を示す回路図であ
る。図４に示したように、このバスホールド回路１０２
は、トランジスタ１０４、１０６、バッファ１０８、ツ
ェナーダイオード１１０、ならびに抵抗１１２により構
成されている。バッファ１０８の入力端子は、バスホー
ルド回路１０２の入力端子１１４を通じて論理集積回路
のデータ入力端子１１６に接続され、バッファ１０８の
出力端子はトランジスタ１０４、１０６のゲートに接続
されている。トランジスタ１０４のソースは電源Ｖｃｃ
に、トランジスタ１０６のソースはグランドにそれぞれ
接続されている。また、トランジスタ１０４のドレイン
はツェナーダイオード１１０のアノードに、トランジス
タ１０６のドレインはツェナーダイオード１１０のカソ
ードに接続されている。そしてトランジスタ１０６のド
レインは抵抗１１２を通じてバスホールド回路１０２の
出力端子１１８に接続され、出力端子１１８はデータ入
力端子１１６に接続されている。なお、データ入力端子
１１６はバッファ１２０を通じて論理集積回路の不図示
の内部回路に接続されている。
【０００３】バスホールド回路１０２は図４からも分る
ように出力が入力に帰還されて、一種のラッチ回路とな
っている。このようなバスホールド回路１０２を備えた
論理集積回路のデータ入力端子１１６に、外部において
トライステート出力の例えばバッファの出力端子が接続
され、そのバッファの出力がハイインピーダンスとなっ
ている場合、上記論理集積回路のデータ入力端子１１６
の信号レベルはバスホールド回路１０２の機能により論
理”０”または論理”１”に設定される。
ように出力が入力に帰還されて、一種のラッチ回路とな
っている。このようなバスホールド回路１０２を備えた
論理集積回路のデータ入力端子１１６に、外部において
トライステート出力の例えばバッファの出力端子が接続
され、そのバッファの出力がハイインピーダンスとなっ
ている場合、上記論理集積回路のデータ入力端子１１６
の信号レベルはバスホールド回路１０２の機能により論
理”０”または論理”１”に設定される。
【０００４】しかし、論理集積回路がこのようなバスホ
ールド回路１０２を備え、データ入力端子１１６の信号
レベルがバスホールド回路１０２により決められてしま
うと、回路設計上かえって不都合となることがある。し
たがって、そのような場合にはバスホールド回路１０２
が機能を果さないようにする必要があり、そのため従来
は、上記データ入力端子１１６とグランドあるいは電源
との間に低抵抗値の外付け抵抗を接続して、データ入力
端子１１６を通じてある程度の外部電流が流れるように
し、バスホールド回路１０２の動作を停止させていた。
ールド回路１０２を備え、データ入力端子１１６の信号
レベルがバスホールド回路１０２により決められてしま
うと、回路設計上かえって不都合となることがある。し
たがって、そのような場合にはバスホールド回路１０２
が機能を果さないようにする必要があり、そのため従来
は、上記データ入力端子１１６とグランドあるいは電源
との間に低抵抗値の外付け抵抗を接続して、データ入力
端子１１６を通じてある程度の外部電流が流れるように
し、バスホールド回路１０２の動作を停止させていた。
【０００５】しかし、このような外付け抵抗１１２を接
続すると、その抵抗を通じて電流が流れる分だけ論理集
積回路の消費電力が増大し、さらに発熱量も増す結果と
なる。また、バスホールド回路１０２が内蔵されていな
い旧来の論理集積回路を用いて設計されている回路で、
論理集積回路を、単純にバスホールド回路内蔵タイプの
ものに置き換えた場合には、集積回路のばらつきなどに
より、バスホールド回路１０２の動作が不安定になり、
論理集積回路の異常動作を引き起すことがある。
続すると、その抵抗を通じて電流が流れる分だけ論理集
積回路の消費電力が増大し、さらに発熱量も増す結果と
なる。また、バスホールド回路１０２が内蔵されていな
い旧来の論理集積回路を用いて設計されている回路で、
論理集積回路を、単純にバスホールド回路内蔵タイプの
ものに置き換えた場合には、集積回路のばらつきなどに
より、バスホールド回路１０２の動作が不安定になり、
論理集積回路の異常動作を引き起すことがある。
【０００６】
【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたもので、その目的は、消費
電力および発熱量の増大を招くことなくバスホールド回
路の動作を停止でき、かつバスホールド回路を内蔵して
いない論理集積回路と置き換えても確実な動作を保証で
きるバスホールド回路を有する論理集積回路を提供する
ことにある。
題を解決するためになされたもので、その目的は、消費
電力および発熱量の増大を招くことなくバスホールド回
路の動作を停止でき、かつバスホールド回路を内蔵して
いない論理集積回路と置き換えても確実な動作を保証で
きるバスホールド回路を有する論理集積回路を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため、データ入力端子およびバスホールド回路を
有し、前記バスホールド回路の入力端子および出力端子
が前記データ入力端子に接続され、前記データ入力端子
に外部から信号が入力されない状態で前記データ入力端
子の論理レベルが前記バスホールド回路により論理”
０”または論理”１”に設定される論理集積回路におい
て、選択端子と、前記バスホールド回路の前記出力端子
と前記データ入力端子との間に介在するスイッチ素子
と、を備え、前記スイッチ素子は前記選択端子に入力さ
れる信号によりオンまたはオフすることを特徴とする。
本発明の論理集積回路では、選択端子に入力する信号に
よりスイッチ素子をオンさせた場合は、バスホールド回
路の出力端子が論理集積回路のデータ入力端子に接続さ
れ、バスホールド回路は従来どうりに動作する。一方、
選択端子に入力する信号によりスイッチ素子をオフさせ
た場合は、バスホールド回路の出力端子は論理集積回路
のデータ入力端子から切り離され、バスホールド回路が
その機能を果さないようにできる。
成するため、データ入力端子およびバスホールド回路を
有し、前記バスホールド回路の入力端子および出力端子
が前記データ入力端子に接続され、前記データ入力端子
に外部から信号が入力されない状態で前記データ入力端
子の論理レベルが前記バスホールド回路により論理”
０”または論理”１”に設定される論理集積回路におい
て、選択端子と、前記バスホールド回路の前記出力端子
と前記データ入力端子との間に介在するスイッチ素子
と、を備え、前記スイッチ素子は前記選択端子に入力さ
れる信号によりオンまたはオフすることを特徴とする。
本発明の論理集積回路では、選択端子に入力する信号に
よりスイッチ素子をオンさせた場合は、バスホールド回
路の出力端子が論理集積回路のデータ入力端子に接続さ
れ、バスホールド回路は従来どうりに動作する。一方、
選択端子に入力する信号によりスイッチ素子をオフさせ
た場合は、バスホールド回路の出力端子は論理集積回路
のデータ入力端子から切り離され、バスホールド回路が
その機能を果さないようにできる。
【０００８】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明によるバスホ
ールド回路を有する論理集積回路の一例を示す回路図で
ある。図中、図４と同一の要素には同一の符号が付され
ている。図１に示したように、このバスホールド回路を
有する論理集積回路２は、データ入力端子１１６および
バスホールド回路１０２を有し、バスホールド回路１０
２の入力端子１１４および出力端子１１８はデータ入力
端子１１６に接続され、論理集積回路２のデータ入力端
子１１６に外部から信号が入力されない状態のデータ入
力端子１１６の論理レベルはバスホールド回路１０２に
より論理”０”または論理”１”に設定される。
て図面を参照して説明する。図１は本発明によるバスホ
ールド回路を有する論理集積回路の一例を示す回路図で
ある。図中、図４と同一の要素には同一の符号が付され
ている。図１に示したように、このバスホールド回路を
有する論理集積回路２は、データ入力端子１１６および
バスホールド回路１０２を有し、バスホールド回路１０
２の入力端子１１４および出力端子１１８はデータ入力
端子１１６に接続され、論理集積回路２のデータ入力端
子１１６に外部から信号が入力されない状態のデータ入
力端子１１６の論理レベルはバスホールド回路１０２に
より論理”０”または論理”１”に設定される。
【０００９】そして、本実施の形態例の論理集積回路２
は、選択端子４と、バスホールド回路１０２の出力端子
１１８とデータ入力端子１１６との間に介在するスイッ
チ素子６とを備え、スイッチ素子６は選択端子４に入力
される信号の論理レベルが論理”１”のときオン、論
理”０”のオフとなる。スイッチ素子６は具体的には例
えばトランジスタにより構成し、そのトランジスタのゲ
ートに選択端子４からの信号を入力して、トランジスタ
をオンまたはオフさせることができる。
は、選択端子４と、バスホールド回路１０２の出力端子
１１８とデータ入力端子１１６との間に介在するスイッ
チ素子６とを備え、スイッチ素子６は選択端子４に入力
される信号の論理レベルが論理”１”のときオン、論
理”０”のオフとなる。スイッチ素子６は具体的には例
えばトランジスタにより構成し、そのトランジスタのゲ
ートに選択端子４からの信号を入力して、トランジスタ
をオンまたはオフさせることができる。
【００１０】論理集積回路２は、具体的にはトランシー
バやバスバッファであり、その機能を実現するためドラ
イブ回路８を備えている。ドライブ回路８の入力はデー
タ入力端子１１６に接続され、出力は論理集積回路２の
データ出力端子１０に接続されている。なお、図４に示
したバッファ１２０はドライブ回路８の入力部に設けら
れている。
バやバスバッファであり、その機能を実現するためドラ
イブ回路８を備えている。ドライブ回路８の入力はデー
タ入力端子１１６に接続され、出力は論理集積回路２の
データ出力端子１０に接続されている。なお、図４に示
したバッファ１２０はドライブ回路８の入力部に設けら
れている。
【００１１】次に、このように構成されたバスホールド
回路を有する論理集積回路２の動作について説明する。
上述のようにこの論理集積回路２ではスイッチ素子６を
介してバスホールド回路１０２の出力端子１１８がデー
タ入力端子１１６に接続されているため、バスホールド
回路１０２の機能を利用する場合には、選択端子４に論
理”１”の信号を入力する。これによりスイッチ素子６
はオンし、バスホールド回路１０２の出力端子１１８は
データ入力端子１１６に接続され、従来どうりバスホー
ルド回路１０２が動作して、データ入力端子１１６は論
理”０”または論理”１”に設定される。
回路を有する論理集積回路２の動作について説明する。
上述のようにこの論理集積回路２ではスイッチ素子６を
介してバスホールド回路１０２の出力端子１１８がデー
タ入力端子１１６に接続されているため、バスホールド
回路１０２の機能を利用する場合には、選択端子４に論
理”１”の信号を入力する。これによりスイッチ素子６
はオンし、バスホールド回路１０２の出力端子１１８は
データ入力端子１１６に接続され、従来どうりバスホー
ルド回路１０２が動作して、データ入力端子１１６は論
理”０”または論理”１”に設定される。
【００１２】一方、バスホールド回路１０２の機能を利
用しない場合には、選択端子４に論理”０”の信号を入
力する。これによりスイッチ素子６はオフし、バスホー
ルド回路１０２の出力端子１１８はデータ入力端子１１
６から切り離され、バスホールド回路１０２は動作を停
止する。したがって、データ入力端子１１６の論理レベ
ルは、外部に接続される回路によって決定される。
用しない場合には、選択端子４に論理”０”の信号を入
力する。これによりスイッチ素子６はオフし、バスホー
ルド回路１０２の出力端子１１８はデータ入力端子１１
６から切り離され、バスホールド回路１０２は動作を停
止する。したがって、データ入力端子１１６の論理レベ
ルは、外部に接続される回路によって決定される。
【００１３】このように本実施の形態例のバスホールド
回路を有する論理集積回路２では、バスホールド回路１
０２の機能を停止させるために、従来のように外付け抵
抗をデータ入力端子１１６に接続する必要がないので、
バスホールド回路１０２の機能を停止させても消費電力
や発熱量が増大することがない。また、スイッチ素子６
をオフさせることでバスホールド回路１０２の機能を確
実に停止させることができるので、バスホールド回路１
０２が内蔵されていない旧来の論理集積回路を用いて設
計されている回路で、論理集積回路を、本実施の形態例
のバスホールド回路内蔵タイプのものに置き換えた場合
でも、論理集積回路の異常動作を引き起すことがない。
回路を有する論理集積回路２では、バスホールド回路１
０２の機能を停止させるために、従来のように外付け抵
抗をデータ入力端子１１６に接続する必要がないので、
バスホールド回路１０２の機能を停止させても消費電力
や発熱量が増大することがない。また、スイッチ素子６
をオフさせることでバスホールド回路１０２の機能を確
実に停止させることができるので、バスホールド回路１
０２が内蔵されていない旧来の論理集積回路を用いて設
計されている回路で、論理集積回路を、本実施の形態例
のバスホールド回路内蔵タイプのものに置き換えた場合
でも、論理集積回路の異常動作を引き起すことがない。
【００１４】次に本発明の第２の実施の形態例について
説明する。図２は第２の実施の形態例を示す回路図であ
る。図中、図１と同一の要素には同一の符号が付されて
いる。このバスホールド回路を有する論理集積回路１２
が上記論理集積回路２と異なるのは、バスホールド回路
１４が、初期値端子１６を通じて外部から供給される初
期設定信号１８により出力信号の論理値を設定する初期
値設定手段を含む点である。図３は図２の論理集積回路
２を構成するバスホールド回路１４の一例を示す回路図
である。図中、図４と同一の要素には同一の符号が付さ
れている。このバスホールド回路１４は、バッファ１０
８（図４）がオア回路２０（本発明に係わる初期値設定
手段）に置き換えられている点でバスホールド回路１０
２と異なっている。すなわち、オア回路２０の一方の入
力端子２２はデータ入力端子１１６に接続され、もう一
方の入力端子２４は初期値端子１６に接続されている。
そしてオア回路２０の出力端子１１８はトランジスタ１
０４、１０６のゲートに接続されている。
説明する。図２は第２の実施の形態例を示す回路図であ
る。図中、図１と同一の要素には同一の符号が付されて
いる。このバスホールド回路を有する論理集積回路１２
が上記論理集積回路２と異なるのは、バスホールド回路
１４が、初期値端子１６を通じて外部から供給される初
期設定信号１８により出力信号の論理値を設定する初期
値設定手段を含む点である。図３は図２の論理集積回路
２を構成するバスホールド回路１４の一例を示す回路図
である。図中、図４と同一の要素には同一の符号が付さ
れている。このバスホールド回路１４は、バッファ１０
８（図４）がオア回路２０（本発明に係わる初期値設定
手段）に置き換えられている点でバスホールド回路１０
２と異なっている。すなわち、オア回路２０の一方の入
力端子２２はデータ入力端子１１６に接続され、もう一
方の入力端子２４は初期値端子１６に接続されている。
そしてオア回路２０の出力端子１１８はトランジスタ１
０４、１０６のゲートに接続されている。
【００１５】したがって、この論理集積回路１２では、
初期値端子１６に一度、論理”０”の初期値設定信号１
８を入力すると、バスホールド回路１４の出力端子１１
８、すなわちデータ入力端子１１６の論理レベルは論
理”０”に設定され、一方、論理”１”の初期値設定信
号１８を入力するとデータ入力端子１１６の論理レベル
は論理”１”に設定される。そのため、第２の実施の形
態例では、上記バスホールド回路を有する論理集積回路
２と同様の効果が得られ、さらに、例えば装置の電源投
入時に初期値設定信号１８を供給することで、論理集積
回路１２の入力論理レベルを論理”０”または論理”
１”のいずれかに選択して設定でき、電源投入直後に論
理集積回路１２の入力論理レベルが不定のために装置の
動作が不安定になるといった不具合の可能性を確実に排
除できる。
初期値端子１６に一度、論理”０”の初期値設定信号１
８を入力すると、バスホールド回路１４の出力端子１１
８、すなわちデータ入力端子１１６の論理レベルは論
理”０”に設定され、一方、論理”１”の初期値設定信
号１８を入力するとデータ入力端子１１６の論理レベル
は論理”１”に設定される。そのため、第２の実施の形
態例では、上記バスホールド回路を有する論理集積回路
２と同様の効果が得られ、さらに、例えば装置の電源投
入時に初期値設定信号１８を供給することで、論理集積
回路１２の入力論理レベルを論理”０”または論理”
１”のいずれかに選択して設定でき、電源投入直後に論
理集積回路１２の入力論理レベルが不定のために装置の
動作が不安定になるといった不具合の可能性を確実に排
除できる。
【００１６】
【発明の効果】以上説明したように本発明は、データ入
力端子およびバスホールド回路を有し、前記バスホール
ド回路の入力端子および出力端子が前記データ入力端子
に接続され、前記データ入力端子に外部から信号が入力
されない状態で前記データ入力端子の論理レベルが前記
バスホールド回路により論理”０”または論理”１”に
設定される論理集積回路において、選択端子と、前記バ
スホールド回路の前記出力端子と前記データ入力端子と
の間に介在するスイッチ素子とを備え、前記スイッチ素
子は前記選択端子に入力される信号によりオンまたはオ
フすることを特徴とする。
力端子およびバスホールド回路を有し、前記バスホール
ド回路の入力端子および出力端子が前記データ入力端子
に接続され、前記データ入力端子に外部から信号が入力
されない状態で前記データ入力端子の論理レベルが前記
バスホールド回路により論理”０”または論理”１”に
設定される論理集積回路において、選択端子と、前記バ
スホールド回路の前記出力端子と前記データ入力端子と
の間に介在するスイッチ素子とを備え、前記スイッチ素
子は前記選択端子に入力される信号によりオンまたはオ
フすることを特徴とする。
【００１７】本発明の論理集積回路では、選択端子に入
力する信号によりスイッチ素子をオンさせた場合は、バ
スホールド回路の出力端子が論理集積回路のデータ入力
端子に接続され、バスホールド回路は従来どうりに動作
する。一方、選択端子に入力する信号によりスイッチ素
子をオフさせた場合は、バスホールド回路の出力端子は
論理集積回路のデータ入力端子から切り離され、バスホ
ールド回路がその機能を果さないようにできる。したが
って本発明の論理集積回路では、バスホールド回路の機
能を停止させるために、従来のように外付け抵抗をデー
タ入力端子に接続する必要がないので、バスホールド回
路の機能を停止させても消費電力や発熱量が増大するこ
とがない。また、スイッチ素子をオフさせることでバス
ホールド回路の機能を確実に停止させることができるの
で、バスホールド回路が内蔵されていない旧来の論理集
積回路を用いて設計されている回路で、論理集積回路
を、本発明のバスホールド回路内蔵タイプのものに置き
換えた場合でも、論理集積回路の異常動作を引き起すこ
とがない。
力する信号によりスイッチ素子をオンさせた場合は、バ
スホールド回路の出力端子が論理集積回路のデータ入力
端子に接続され、バスホールド回路は従来どうりに動作
する。一方、選択端子に入力する信号によりスイッチ素
子をオフさせた場合は、バスホールド回路の出力端子は
論理集積回路のデータ入力端子から切り離され、バスホ
ールド回路がその機能を果さないようにできる。したが
って本発明の論理集積回路では、バスホールド回路の機
能を停止させるために、従来のように外付け抵抗をデー
タ入力端子に接続する必要がないので、バスホールド回
路の機能を停止させても消費電力や発熱量が増大するこ
とがない。また、スイッチ素子をオフさせることでバス
ホールド回路の機能を確実に停止させることができるの
で、バスホールド回路が内蔵されていない旧来の論理集
積回路を用いて設計されている回路で、論理集積回路
を、本発明のバスホールド回路内蔵タイプのものに置き
換えた場合でも、論理集積回路の異常動作を引き起すこ
とがない。
【図１】本発明によるバスホールド回路を有する論理集
積回路の一例を示す回路図である。
積回路の一例を示す回路図である。
【図２】第２の実施の形態例を示す回路図である。
【図３】図２のバスホールド回路を有する論理集積回路
を構成するバスホールド回路の一例を示す回路図であ
る。
を構成するバスホールド回路の一例を示す回路図であ
る。
【図４】従来の論理集積回路に組み込まれたバスホール
ド回路の一例を示す回路図である。
ド回路の一例を示す回路図である。
２……論理集積回路、４……選択端子、６……スイッチ
素子、８……ドライブ回路、１０……データ出力端子、
１２……論理集積回路、１４……バスホールド回路、１
６……初期値端子、１８……初期設定信号、２０……オ
ア回路、２２……入力端子、２４……入力端子、１０２
……バスホールド回路、１０４……トランジスタ、１０
６……トランジスタ、１０８……バッファ、１１０……
ツェナーダイオード、１１２……抵抗、１１４……入力
端子、１１６……データ入力端子、１１８……出力端
子、１２０……バッファ。
素子、８……ドライブ回路、１０……データ出力端子、
１２……論理集積回路、１４……バスホールド回路、１
６……初期値端子、１８……初期設定信号、２０……オ
ア回路、２２……入力端子、２４……入力端子、１０２
……バスホールド回路、１０４……トランジスタ、１０
６……トランジスタ、１０８……バッファ、１１０……
ツェナーダイオード、１１２……抵抗、１１４……入力
端子、１１６……データ入力端子、１１８……出力端
子、１２０……バッファ。
Claims (7)
- 【請求項１】 データ入力端子およびバスホールド回路
を有し、前記バスホールド回路の入力端子および出力端
子が前記データ入力端子に接続され、前記データ入力端
子に外部から信号が入力されない状態で前記データ入力
端子の論理レベルが前記バスホールド回路により論理”
０”または論理”１”に設定される論理集積回路におい
て、 選択端子と、 前記バスホールド回路の前記出力端子と前記データ入力
端子との間に介在するスイッチ素子とを備え、 前記スイッチ素子は前記選択端子に入力される信号によ
りオンまたはオフすることを特徴とするバスホールド回
路を有する論理集積回路。 - 【請求項２】 前記バスホールド回路は抵抗を介して前
記出力端子より信号を出力することを特徴とする請求項
１記載のバスホールド回路を有する論理集積回路。 - 【請求項３】 前記バスホールド回路はラッチ回路によ
り構成されていることを特徴とする請求項１記載のバス
ホールド回路を有する論理集積回路。 - 【請求項４】 前記スイッチ素子はトランジスタにより
構成されていることを特徴とする請求項１記載のバスホ
ールド回路を有する論理集積回路。 - 【請求項５】 データ出力端子とドライブ回路とをさら
に備え、前記ドライブ回路の入力端子は前記データ入力
端子に接続され、前記ドライブ回路の出力端子は前記デ
ータ出力端子に接続されていることを特徴とする請求項
１記載のバスホールド回路を有する論理集積回路。 - 【請求項６】 前記バスホールド回路は、初期設定信号
により前記バスホールド回路の出力信号の論理値を設定
する初期値設定手段を含み、初期値設定信号は初期値端
子を通じて外部より供給されることを特徴とする請求項
１記載のバスホールド回路を有する論理集積回路。 - 【請求項７】 トランシーバまたはバスバッファである
ことを特徴とする請求項１記載のバスホールド回路を有
する論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10231361A JP2000066780A (ja) | 1998-08-18 | 1998-08-18 | バスホールド回路を有する論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10231361A JP2000066780A (ja) | 1998-08-18 | 1998-08-18 | バスホールド回路を有する論理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000066780A true JP2000066780A (ja) | 2000-03-03 |
Family
ID=16922425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10231361A Pending JP2000066780A (ja) | 1998-08-18 | 1998-08-18 | バスホールド回路を有する論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000066780A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061696A (ja) * | 2009-09-14 | 2011-03-24 | Renesas Electronics Corp | 半導体装置及びその制御方法 |
-
1998
- 1998-08-18 JP JP10231361A patent/JP2000066780A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061696A (ja) * | 2009-09-14 | 2011-03-24 | Renesas Electronics Corp | 半導体装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| US6577153B2 (en) | Semiconductor integrated circuit | |
| US20060076987A1 (en) | Multi-threshold CMOS system having short-circuit current prevention circuit | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US5450356A (en) | Programmable pull-up buffer | |
| KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
| JPH0346268A (ja) | 半導体装置のｃｍｏｓ型入力バッファ回路 | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| JP2000066780A (ja) | バスホールド回路を有する論理集積回路 | |
| JP2703890B2 (ja) | 半導体集積回路 | |
| US6160422A (en) | Power saving clock buffer | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| KR100450955B1 (ko) | 반도체 장치의 누설전류 방지회로 및 그 제어방법 | |
| JP3583442B2 (ja) | 高速振幅制限プルアップ回路 | |
| KR100219497B1 (ko) | 반도체 장치의 입출력 회로 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPH07325780A (ja) | マイコンの入出力回路 | |
| KR0182949B1 (ko) | 파워-업 구동회로의 안정적인 파워-업 구동방법 | |
| JP2000250666A (ja) | 中央処理装置及び該中央処理装置の消費電力低減方法 | |
| JPH0548968B2 (ja) | ||
| KR0145193B1 (ko) | 입력회로 및 입/출력회로 | |
| JPH0973426A (ja) | 入出力ポート、入力ポート及びマイクロコントローラ |