JP3583442B2 - 高速振幅制限プルアップ回路 - Google Patents
高速振幅制限プルアップ回路 Download PDFInfo
- Publication number
- JP3583442B2 JP3583442B2 JP50445897A JP50445897A JP3583442B2 JP 3583442 B2 JP3583442 B2 JP 3583442B2 JP 50445897 A JP50445897 A JP 50445897A JP 50445897 A JP50445897 A JP 50445897A JP 3583442 B2 JP3583442 B2 JP 3583442B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pull
- internal node
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
本発明はプルアップ回路に係わり、特にCMOS回路に使用するスタティクプルアップ回路に関する。
発明の背景
図1は、高速応用のためのCMOS集積回路に一般的に使用される従来のスタティクプルアップ回路100のダイヤグラムを示す。ここで、術語CMOSはシリコンゲート技術を使用したコンプリメンタリMOS構造を参照するためにも使用される。N−ツリー110は、活性時に出力ライン101の電圧をプルダウンするために働き、非活性時に出力ライン101の電圧のプルダウンを停止する。出力ライン101は内部ノード120において、プルアップ回路に接続されている。内部ノード120は入力端子131によってCMOSインバータ130に接続される。従って内部ノード上の論理レベルは、出力端子132において、インバータ130によって反転される。出力端子132は、フィードバックライン141を介してプルダウンP−チャンネル電界効果型トランジスタ(FET)140のゲートに接続される。P−チャンネルFET140は、内部ノード120に接続されるソースと接地電位に保持されるドレンを有する。従って、インバータ130によって発生された出力信号は、P−チャンネルFET140のゲートにフィードバックし、P−チャンネルFET140をターンオンまたはターンオフする。
Vdd電源に接続されたソースと内部ノード120に接続されたドレンを有するP−チャンネルFET150はプルアップ素子として働く。P−チャンネルFET150は、ゲート151上で信号PWR_BYPASSを受信する。通常の動作において、信号PWR_BYPASSはモード制御回路(図示せず)によって論理Lレベルに保持(即ち、ディアサート)され、従ってP−チャンネルFETのターンオンを引き起こす。ゆえに、内部ノード120を介してプルアップP−チャンネルFET150とプルダウンP−チャンネルFET140によって電圧ディバイダが形成され、N−ツリー110が活性していない時にノード120が保持される電圧を決定する。
PWR_BYPASS信号は、プルアップ回路100をパワーバイパスモードに置くために使用され、プルアップ回路100による全電力消費を停止する。従ってプルアップ回路100が動作中でないとき(即ち、試験中)は、パワーバイパスモードに投入するためにPWR_BYPASS信号はアサート(即ち論理Hレベルに駆動)され得る。PWR_BYPASS信号がアサートされたとき、プルアップP−チャンネルFET150はターンオフされ、その結果ノード120を介するすべての直流電流経路を電源Vddおよび接地電位源から遮断する。その結果、電力はプルアップ回路100によって本質的に一切消費されない。さらに、ノード120に接続されたドレンと接地電位に保持されるソースを有するN−チャンネルFET160は、ゲート161においてPWR_BYPASS信号を受信する。従って、PWR_BYPASS信号がアサートされたとき、プルダウンN−チャンネルFET160は活性化され、その結果内部ノード120の電圧を論理Lレベルにプルダウンする。内部ノード120の論理L電圧レベルは、インバータ130の出力端子132に論理H出力信号を出力させ、パワーバイパスモードにあるときにプルアップ回路100に対して確定的なH出力状態を提供する。
プルアップ回路100は以下のように動作する。インバータ130が出力端子132に論理H信号を発生している(即ち、N−ツリー110が内部ノード120の電圧をプルダウンしている)とき、プルダウンP−チャンネルFET140のゲートはライン141を介して論理H信号を受信する。ノード120の“低”電圧は、N−ツリー110に対するプルアップFET150の素子比(device ratio)によって決定され、インバータ130のしきい値電圧(即ち、それ以上でインバータ130が論理L出力信号を発生し、それ以下でインバータ130が論理H信号を発生する電圧)以下となるように設計される。
よって、N−ツリー110が活性でない(即ち、N−ツリー110が最早や内部ノード120の電圧をプルダウンしない)とき、プルアップFET150は、内部ノード120における電圧のプルアップを開始する。いったん内部ノード120の電圧がインバータ130のしきい値電圧以上に上昇すると、インバータ130はプルダウンFET140を相対的に一層導通的にする(即ちより大電流を流し得る)論理L信号を発生する。結果として、プルダウンFET140はプルアップFET150のプルアップ効果の低減を開始し、その結果ノード120の電圧をインバータ130のしきい値電圧のごくわずか上に上昇させる。従って、N−ツリー110に内部ノード120の電圧をプルダウンさせる1または複数の信号(図示せず)をN−ツリー110が後に受信したとき、N−ツリー110はプルダウンのための十分な電圧を有しておらずプルダウン時間は減少する。
従って、P−チャンネルFET140および150のサイズの比は直接内部ノード120の“高”電圧レベルを決定する。設計者は、P−チャンネルFET140および150のサイズ比を調節することによって、基本的にはプルアップ速度をプルダウン速度に対して取引することによってプルダウンおよびプルアップ速度の最適化を試みることが可能である。
要 約
本発明によれば、制限された電圧振幅ならびに高速プルアップおよびプルダウン時間を有するプルアップ回路が提供される。本発明の1つの実施例によれば、プルアップ回路は、プルアップ構造、プルダウン構造ならびに内部ノードを包含する。内部ノードは、N−ツリーの出力端子に接続される。活性のときN−ツリーは接地電位源に内部ノードを放電し、不活性のとき内部ノードを接地電位源から切り離す。
プルアップ回路は、N−ツリーが内部ノードを放電する前に、プルアップ構造の電流を制限するために動作し、立下り時間ならびに電力消費量を低減するためにプルアップ構造のプルアップ効果を低減する。従って、プルアップ回路はN−ツリーが内部ノードをプルダウンした後にプルアップ構造の電流を最大とし、立上り時間を低減するためにプルアップ構造のプルアップ効果を増大する。その結果、内部ノードの電圧はN−ツリーが不活性となったときより迅速に充電し、N−ツリーが活性となったときにもより迅速に放電する。
図の簡単な説明
図1(従来技術)は、一般的なスタティクプルアップ回路の概略図を示す。
図2は、本発明の1実施例に係るプルアップ回路の概略図を示す。
図3は、図2に描かれたプルアップ回路の電圧特性を図示したものである。
図4は、本発明の他の実施例に係るプルアップ回路の概略図を示す。
詳細な説明
図2は、本発明の1つの実施例に係るスタティクプルアップ回路200を示す。本質的に同一の構造および機能を有する素子を参照するときに、図の間で同一の参照番号が使用される。プルアップ回路200は、インバータ130および内部ノードN1に接続されるプルアップ構造210を含んでいる。プルアップ構造210は、内部ノードN1が“高”電圧レベルであるとき、回路100(図1)と比較するとプルアップ回路のプルアップ効果を低減する。従って、プルアップ回路200は与えられたスタテック電力消費に対して一層速いプルアップ速度を有し、または与えられたプルアップ速度に対して一層低い電力消費を有する。
プルアップ構造は、P−チャンネルFET212およびT1ならびにN−チャンネルFET T2を含んでいる。P−チャンネルFET212は、Vdd電源に接続されているソースおよび内部ノードN1に接続されたドレンを有し、ノードN1をプルアップするためのプルアップ素子として機能する。本実施例において、電圧Vddは約3.3Vである。P−チャンネルFET T1はライン220を介して出力端子132に接続されたゲート、P−チャンネルFET212のゲートに接続されたドレン、および内部ノードに接続されたソースを有する。N−チャンネルFET T2は、ライン220を介して出力端子132に接続されたゲート、接地電位に保持されるソースおよびFET212のゲートに接続されるドレンを有する。
プルアップ回路200は以下のように動作する。インバータ130が論理L信号を出力している(即ちプルアップトランジスタ212が内部ノードN1の電圧が論理Hレベルにプルアップした)とき、P−チャンネルFET T1およびN−チャンネルFET T2のゲートは、ライン220を介して論理L信号を受信する。その結果、P−チャンネルFET T1はより導通的となり、一方N−チャンネルFET T2はより導通的でなくなる。従ってP−チャンネルFET T1は、本質的に内部ノードN1の電圧に等しくなるようにゲート214の電圧をプルアップする。ゲート214の電圧が増加されるため、プルアップFET212はより導通的でなくなり、もしN−ツリー110が内部ノードN1の電圧のプルダウンを開始したならば、プルアップFET212が導通し得る電流量を制限する。従って、N−ツリー110はプルアップFET212の低減されたプルアップ効果に対抗して“プルダウン”するので、N−ツリー110はより迅速に内部ノードを放電する。
N−ツリー110が活性であり、内部ノードN1の電圧をインバータ130にしきい値電圧以下にプルダウンしているとき、インバータ130は、出力端子132に論理H信号を出力するために遷移する。P−チャンネルFET T1およびN−チャンネルFET T2のゲートは線220を介して論理H信号を受信する。その結果、P−チャンネルFET T1はより導通的でなくなり、一方N−チャンネルFET T2はより導通的となる。従って、N−チャンネルFET T2はゲート214の電圧を本質的に接地電位に等しくプルダウンし、プルアップFET212が導通し得る電流を増大する。従って、Vdd電圧源からプルアップFET212によって導通される電流は、N−ツリー110が内部ノードN1の放電を停止した後の内部ノードN1に対する最速の充電時間を可能とするために最大化される。さらに、内部ノードN1の電圧は、インバータ130のしきい値電圧の近傍にプルアップされ、N−ツリー110が内部ノードN1の放電を停止した後にプルアップFET212が内部ノードN1の電圧をインバータ130のしきい値電圧以上に引き上げるのに要求される時間を減少する。
N−ツリー110が内部ノードN1の放電を停止した後は、そうでなければプルアップFET212は単にターンオフするだけであるので、プルアップFET212は内部ノードN1の電圧を電圧Vdd以下であるプルアップFET212のしきい値電圧(Vt)より高くプルアップすることはできない。従って、内部ノードN1の電圧はVdd−Vtの上限を有する。プルアップの間は電流を最大とし、プルダウンの間は電流を最小とすることを許容して、プルアップ回路200はプルアップFET212によって導通される電流を制御するので、プルアップ回路200はプルアップ回路100(図1)に対して利点がある。
図3は、プルアップ回路200の電流特性を示す。x軸はN−ツリー110によって受信される入力信号(図示せず)の電圧である。入力信号がアサートされたとき、N−ツリー110は内部ノードN1を放電する。y軸は内部ノードN1または出力端子132の電圧を示す。
曲線310は、Nーツリー110の入力信号の関数としての内部ノードN1の電圧を示している。曲線310のセグメント311は、N−ツリー110の入力信号が低であるときの内部ノードN1の電圧を示している。この低入力電圧はN−ツリー110中のN−チャンネルトランジスタをターンオフさせ、従ってプルアップFET212が内部ノードN1の電圧をプルアップすることを許容する。上述したように、内部ノードN1の電圧は約2.7Vに制限されるが、これは3.3VのVdd電圧よりほゞ1倍Vt低い。曲線310の部分312は、N−ツリー110の入力電圧が高いときの内部ノードN1の電圧を示している。この高入力信号はN−ツリー110中のN−チャンネルトランジスタをターンオンさせ、内部ノードN1を放電させる。この時の内部ノードN1の電圧は、P−チャンネルFET T1とN−ツリー110の素子比によって決定される。内部ノードN1の電圧振幅の上限はこの比によって影響されないが、上述したようにプルアップFET212のVtに依存する。
曲線320は、N−ツリー110への入力信号の電圧の関数としての出力端子132の電圧を示す。曲線320のセグメント321は、N−ツリー110の入力信号が低であるときの出力端子132の電圧を示す。この低入力電圧は、内部ノードN1の電圧をセグメント311によって示す様に高とし、インバータ130に出力端子132における論理L信号を出力させる。曲線320のセクション322は、N−ツリー110への入力信号が高であるときの出力端子132の電圧を示している。この高入力電圧は内部ノードN1の電圧を低とし、インバータ130に出力端子132における論理H信号を出力させる。
図4は、プルアップ回路100(図1)と同様にパワーバイパスモードを有する本発明の他の実施例に係るプルアップ回路400の概略図を示す。プルアップ回路400は、N−チャンネルFET T2がN−チャンネルFET T4を介して接地電位源に接続されるソースを有すること、ゲート214がP−チャンネルFET T3を介してVdd電源に接続されていること、内部ノードN1がN−チャンネルFET T5を介して接地電位源に接続されていること、そしてPWR_BYPASSを受信するために接続されたインバータ410の付加がFET T3およびT4のゲートに反転されたPWR_BYPASS信号を供給することを除いてプルアップ回路200(図2)と本質的に同一である。
本実施例において、N−ツリー110はN−チャンネルFET420および430を具備している。もちろん、N−ツリーの他の実施例も可能である。N−チャンネルFET420は、内部ノードN1に接続されたドレン、N−チャンネルFET430のドレンに接続されたソースおよびS信号を受信するために接続されたゲートを有している。N−チャンネルFET430は、接地電位源に接続されたソースおよびQ信号を受信するために接続されたゲートを有している。信号SとQの両方がアサートされた(即ち、論理Hレベルである)とき、N−チャンネルFET420および430は共にターンオンし、内部ノードN1の電圧をプルダウンする。しかしながら、信号SおよびQの1つまたは両方がデアサートされた(即ち、論理Lレベルである)とき、N−ツリー110はもはや内部ノードN1の電圧をプルダウンしない。
通常の動作の間、PWR_BYPASS信号はデアサート(即ち、論理Lに保持)され、インバータ410を介してN−チャンネルFET T4をターンオンし、N−チャンネルFET T5およびP−チャンネルFET T3をターンオフする。N−チャンネルFET T4がオンであるので、N−チャンネルFET T2はプルアップ回路200(図2)とまったく同様に接地電位源に接続される。さらに、P−チャンネルFET T3およびN−チャンネルFET T5はオフであるので、これらのFETは本質的にプルアップ回路400にいかなる効果も与えない。従ってPWR_BYPASS信号がデアサ−トされているとき、プルアップ回路400は本質的にプルアップ回路200(図2)と同様に動作する。
パワーバイパスモードとするためにPWR_BYPASS信号がアサート(論理Hレベルに設定)される。アサートされたPWR_BYPASS信号はインバータ410によって反転され、P−チャンネルFET T3を導通させ、ゲート214の電圧をプルアップさせ、プルアップFET212をターンオフさせる。さらに、反転されたアサートPWR_BYPASS信号は、N−チャンネルFET T4をターンオフし、P−チャンネルFET T3およびN−チャンネルFET T2を介してVdd電源から接地電位源への直流電流経路を開回路とする。しかしながら、アサートされたPWR_BYPASS信号は、N−チャンネルFET T5をターンオンし、内部ノードN1を論理Lレベルに放電する。その結果、インバータ130は出力端子132に論理H信号を出力し、パワーバイパスモードにあるときのプルアップ回路400に対する確定的なH出力状態を提供する。出力端子132上の論理H信号はライン220を介してP−チャンネルFET T1のゲートにおいても受信され、P−チャンネルFET T1をターンオフし、Vdd電圧源と接地電位源との間の直流電流回路中にもう1つの開回路を提供する。
先行部は本発明の原理および望ましい実施例を記述した。しかしながら、本発明は記述された望ましい実施例に限定されると解釈されるべきではない。例えば、N−ツリーの異なる実行例が使用されてもよい。さらに、記述された実施例は3.3V回路中で使用されているが、他の実施例は、5V回路中での使用に対して適応されてもよい。さらに、他の実施例は、PWR_BYPASS信号を反転するために使用されるインバータを省略してもよく、FET T3に対してN−チャンネルFETを、FET T4に対してP−チャンネルFETを使用してもよい。さらにまた、実施例はJFET,BiCMOSまたはバイポーラ技術のような異なるトランジスタ技術における実行例に対して適用されてもよい。このように、上述の実施例は、限定的よりも実例とみなされるべきである。以下の請求項によって定義される本発明の範囲を逸脱することなく、この分野における当業者によってこれら実施例に対する変更がなされ得る。
Claims (7)
- 内部ノードと、
前記内部ノードに接続される入力端子を有するインバータと、
第1の電圧の供給源に接続される第1の電流取扱い端子および前記内部ノードに接続される第2の電流取扱い端子を有する第1のトランジスタ、前記インバータの出力端子に接続されるゲート、前記第1のトランジスタのゲートに接続される第1の電流取扱い端子および前記内部ノードに接続される第2の電流取扱い端子を有する第2のトランジスタ、ならびに、前記インバータの前記出力 端子に接続されるゲート、前記第1のトランジスタの前 記ゲートに接続される第1の電流取扱い端子および第2 の電圧の供給源に接続される第2の電流取扱い端子を有 する第3のトランジスタを含むプルアップ構造と、を具備するプルアップ回路。 - 内部ノードと、
前記内部ノードに接続される入力端子を有するインバー タと、
第1の電圧の供給源に接続される第1の電流取扱い端子 および前記内部ノードに接続される第2の電流取扱い端 子を有する第1のトランジスタならびに前記インバータ の出力端子に接続されるゲート、前記第1のトランジス タのゲートに接続される第1の電流取扱い端子および前 記内部ノードに接続される第2の電流取扱い端子を有す る第2のトランジスタを含むプルアップ構造と、を具備 し、前記プルアップ構造が、前記第1のトランジスタの前記ゲートと前記内部ノードとの間の第1の電流経路および前記第1のトランジスタの前記ゲートと第2の電圧供給源との間の第2の電流経路を交互に形成可能なプルアップ回路。 - 前記内部ノードの電圧が前記インバータのしきい値電圧より高であるときに、前記第1のトランジスタが導通する電流量が第1の電流値を有し、一方前記内部ノードの前記電圧が前記しきい値電圧より低であるときに、前記第1のトランジスタが導通する電流量が前記第1の電流値より大である第2の電流値を有する請求項1または2に記載のプルアップ回路。
- 前記内部ノードが前記第1の電圧の供給源の電圧より低である特定の電圧に到達したときに前記第1のトランジスタがターンオフし、前記内部ノードを前記特定の電圧に制限する請求項1または2に記載のプルアップ回路。
- 前記特定の電圧が、前記第1の電圧の供給 源の前記電圧から前記第1のトランジスタのしきい値電圧分低い電圧に等しい請求項4に記載のプルアップ回路。
- 前記第1のトランジスタがP−チャンネルトランジスタであり、前記内部ノードの前記電圧が前記 インバータのしきい値電圧より高であるとき、前記内部ノードの電圧が前記P−チャンネルトランジスタのゲートに印加され、前記P−チャンネルトランジスタが導通する電流量を減少する請求項1または2に記載のプルアップ回路。
- 前記第2の電圧の供給源が接地電位を供給し、前記第1のトランジスタがP−チャンネルトランジスタであり、前記内部ノードの電圧が前記インバータのしきい値電圧より低であるとき、前記接地電位が前記P −チャンネルトランジスタの前記ゲートに印加され、前記P−チャンネルトランジスタが導通する電流量を増大する請求項1に記載のプルアップ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/496,275 | 1995-06-28 | ||
US08/496,275 US5619153A (en) | 1995-06-28 | 1995-06-28 | Fast swing-limited pullup circuit |
PCT/US1996/010480 WO1997001886A1 (en) | 1995-06-28 | 1996-06-21 | A fast swing-limited pullup circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000511365A JP2000511365A (ja) | 2000-08-29 |
JP3583442B2 true JP3583442B2 (ja) | 2004-11-04 |
Family
ID=23971952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50445897A Expired - Fee Related JP3583442B2 (ja) | 1995-06-28 | 1996-06-21 | 高速振幅制限プルアップ回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5619153A (ja) |
EP (1) | EP0835554B1 (ja) |
JP (1) | JP3583442B2 (ja) |
KR (1) | KR100432482B1 (ja) |
DE (1) | DE69628168T2 (ja) |
WO (1) | WO1997001886A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926039A (en) * | 1996-03-22 | 1999-07-20 | Texas Instruments Incorporated | Active load for an N channel logic network |
JP3840845B2 (ja) * | 1999-08-02 | 2006-11-01 | セイコーエプソン株式会社 | 半導体集積装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542310A (en) * | 1983-06-29 | 1985-09-17 | International Business Machines Corporation | CMOS bootstrapped pull up circuit |
JPS62257747A (ja) * | 1986-04-30 | 1987-11-10 | Fujitsu Ltd | 半導体集積回路のシユミツト回路 |
JPH01130616A (ja) * | 1987-11-17 | 1989-05-23 | Fujitsu Ltd | シュミットトリガ回路 |
JPH01140494A (ja) * | 1987-11-26 | 1989-06-01 | Mitsubishi Electric Corp | 半導体記憶装置の出力バッファ回路 |
US4918341A (en) * | 1988-09-23 | 1990-04-17 | Actel Corporaton | High speed static single-ended sense amplifier |
JP3014164B2 (ja) * | 1991-05-15 | 2000-02-28 | 沖電気工業株式会社 | 出力バッファ回路 |
US5304867A (en) * | 1991-12-12 | 1994-04-19 | At&T Bell Laboratories | CMOS input buffer with high speed and low power |
JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
US5426385A (en) * | 1994-06-07 | 1995-06-20 | National Science Council | Double positive feedback loop precharge CMOS single-ended sense amplifier |
US5450356A (en) * | 1994-10-25 | 1995-09-12 | At&T Corp. | Programmable pull-up buffer |
-
1995
- 1995-06-28 US US08/496,275 patent/US5619153A/en not_active Expired - Lifetime
-
1996
- 1996-06-21 KR KR1019970709740A patent/KR100432482B1/ko not_active IP Right Cessation
- 1996-06-21 DE DE69628168T patent/DE69628168T2/de not_active Expired - Lifetime
- 1996-06-21 WO PCT/US1996/010480 patent/WO1997001886A1/en active IP Right Grant
- 1996-06-21 EP EP96923322A patent/EP0835554B1/en not_active Expired - Lifetime
- 1996-06-21 JP JP50445897A patent/JP3583442B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0835554A4 (en) | 1998-08-19 |
DE69628168T2 (de) | 2003-11-20 |
EP0835554A1 (en) | 1998-04-15 |
WO1997001886A1 (en) | 1997-01-16 |
EP0835554B1 (en) | 2003-05-14 |
JP2000511365A (ja) | 2000-08-29 |
KR100432482B1 (ko) | 2004-09-08 |
KR19990028424A (ko) | 1999-04-15 |
US5619153A (en) | 1997-04-08 |
DE69628168D1 (de) | 2003-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0303341B1 (en) | Output buffer circuits | |
US5124579A (en) | Cmos output buffer circuit with improved ground bounce | |
US5027008A (en) | CMOS clamp circuits | |
US6320423B1 (en) | MOS logic circuit and semiconductor apparatus including the same | |
JP3544819B2 (ja) | 入力回路および出力回路ならびに入出力回路 | |
JPH0752589B2 (ja) | データ出力バッファ | |
US6242949B1 (en) | Digital voltage translator and its method of operation | |
JPH0338873A (ja) | 集積回路 | |
JPH06318860A (ja) | データ出力バッファー | |
US6225824B1 (en) | High speed output buffer for high/low voltage operation | |
JP3759756B2 (ja) | 結合された論理ゲートおよびラッチ | |
JP3248103B2 (ja) | Mosトランジスタ出力回路 | |
US4876465A (en) | Dynamic CMOS buffer for low current switching | |
US5894227A (en) | Level restoration circuit for pass logic devices | |
EP0846372B1 (en) | Cmos buffer circuit having increased speed | |
JPH10107610A (ja) | 半導体集積回路 | |
JPH0923150A (ja) | 半導体装置の電圧変換回路 | |
JP3583442B2 (ja) | 高速振幅制限プルアップ回路 | |
EP0610621A2 (en) | Digital logic circuit and method having pull-down and pull-up devices | |
JPH06112802A (ja) | 出力バッファ回路 | |
US5173623A (en) | High performance BiCMOS logic circuits with full output voltage swing up to four predetermined voltage values | |
JPH06196999A (ja) | 遷移制御オフチップドライバ回路およびその動作方法 | |
JPH05122049A (ja) | 出力バツフア回路 | |
JP3671970B2 (ja) | 半導体集積回路 | |
JPH0777344B2 (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |