JPS5869121A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5869121A JPS5869121A JP56169241A JP16924181A JPS5869121A JP S5869121 A JPS5869121 A JP S5869121A JP 56169241 A JP56169241 A JP 56169241A JP 16924181 A JP16924181 A JP 16924181A JP S5869121 A JPS5869121 A JP S5869121A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bus
- transistor
- input
- trpa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は論理集積回路のバス回路における充電回路に関
する。
する。
従来バス回路においては、抵抗等を電源から接続して、
バスに接続される駆動回路がすべてＯＦＦの時にも一定
電圧を供給することＫより、バスに接続された受信回路
に一定電圧を供給していた。
バスに接続される駆動回路がすべてＯＦＦの時にも一定
電圧を供給することＫより、バスに接続された受信回路
に一定電圧を供給していた。
この場合においては、前記駆動回路がＯＮした時、上記
抵抗による電流が駆動回路に流れ入むため、駆動回路の
出力トランジスタを、吸収電流能力の大きなものとせね
ばならず、トランジスタの寸法が大きくなる、集積回路
の消費電力が増大する等の間噂点があり、抵抗値を小さ
くすることは不可能であった。この結果バスの電位を一
定電位に充電する時間が大きくなる欠点があった。
抵抗による電流が駆動回路に流れ入むため、駆動回路の
出力トランジスタを、吸収電流能力の大きなものとせね
ばならず、トランジスタの寸法が大きくなる、集積回路
の消費電力が増大する等の間噂点があり、抵抗値を小さ
くすることは不可能であった。この結果バスの電位を一
定電位に充電する時間が大きくなる欠点があった。
本発明はバス回路の充電に、トランジスタｔ−使用する
ことによシ、消貴電力の減少、トランジスタの寸法の小
型化、充電時間の高速化を可能にした半導体集積回路を
提供するものである。
ことによシ、消貴電力の減少、トランジスタの寸法の小
型化、充電時間の高速化を可能にした半導体集積回路を
提供するものである。
バス回路には、駆動回路として、論理信号により導通、
非導通を制御されるトランジスタの出力が複数個、受信
回路としてトランジスタの入力端子が１又は複数個、電
源又は接地電位を供給するバス充電用抵抗が各々接続さ
れた構成となりていた。本発明では、抵抗のかわりに電
流容量の大きなバス充電用トランジスタを電源又は接地
とバスとの間に接続し、すべての駆動回路がＯＦＦ時、
すなわち、すべてのトランジスタ出力が非導通時この状
態を論理条件によシ検出する検出回路により、バス充電
用トランジスタを導通させる。本構成により、駆動回路
がＯＮ時には、充電用トランジスタはＯＦＦとなるので
、消費電力の減少、駆動回路の出力トランジスタの電流
容量を小さくできるためトランジスタの寸法の小形化を
はかれる。
非導通を制御されるトランジスタの出力が複数個、受信
回路としてトランジスタの入力端子が１又は複数個、電
源又は接地電位を供給するバス充電用抵抗が各々接続さ
れた構成となりていた。本発明では、抵抗のかわりに電
流容量の大きなバス充電用トランジスタを電源又は接地
とバスとの間に接続し、すべての駆動回路がＯＦＦ時、
すなわち、すべてのトランジスタ出力が非導通時この状
態を論理条件によシ検出する検出回路により、バス充電
用トランジスタを導通させる。本構成により、駆動回路
がＯＮ時には、充電用トランジスタはＯＦＦとなるので
、消費電力の減少、駆動回路の出力トランジスタの電流
容量を小さくできるためトランジスタの寸法の小形化を
はかれる。
また、充電用トランジスタは電流容量が大きいため、バ
ス回Ｗ＆を高速に充電することが可能となる。
ス回Ｗ＆を高速に充電することが可能となる。
次に本発明の実施例について図面を参照して説明する。
第１図に従来回路を示す。図において、ノ（スＢは駆動
回路Ｄｏ、Ｄ１．Ｄ２．受信回路Ｒｏ 、 ａｌ、 Ｒ
２。
回路Ｄｏ、Ｄ１．Ｄ２．受信回路Ｒｏ 、 ａｌ、 Ｒ
２。
抵抗Ｒよシ構成され、各々が）（スＢＫ接続されている
。抵抗＆はバスＢと電源ＶＤＤ の間に接続される。
。抵抗＆はバスＢと電源ＶＤＤ の間に接続される。
ＤＯ，ＤＩ、Ｄ２は各々入力端子ａ（１＃ ｇＯ＊ ａ
１＋ｇｔ ＋ ” ２ ｅ ｇ ２ ｆ：有し出力は、
〕くスＢ４Ｃ接続される。
１＋ｇｔ ＋ ” ２ ｅ ｇ ２ ｆ：有し出力は、
〕くスＢ４Ｃ接続される。
ち１回路の信号がバスＢに出力され、バスＢに接続され
た受信回路ＲＯ，Ｒ１，Ｒ２に信号が伝達される。駆動
回路の回路例を第２図に示す。第２図の回路の真理値を
第３図に示す。第２図においてＬｏ、Ｌ３ はインバー
タ、Ｌｌ、Ｌ２ はＮＡＮＤ。
た受信回路ＲＯ，Ｒ１，Ｒ２に信号が伝達される。駆動
回路の回路例を第２図に示す。第２図の回路の真理値を
第３図に示す。第２図においてＬｏ、Ｌ３ はインバー
タ、Ｌｌ、Ｌ２ はＮＡＮＤ。
Ｐは論理Ｏが入力されると導通し、論理１が入力される
と非導通となるトランジスタ、Ｎは、論理ｌが入力され
ると導通し、論理Ｏが入力されると非導通となるトラン
ジスタである。＠２図の回路の動作を第３図の真理（ｉ
ｆ表をもちいて説明する。
と非導通となるトランジスタ、Ｎは、論理ｌが入力され
ると導通し、論理Ｏが入力されると非導通となるトラン
ジスタである。＠２図の回路の動作を第３図の真理（ｉ
ｆ表をもちいて説明する。
第３図で、出力トランジスタＰ、Ｎの状態は、状ｐＨ４
１〜３のように変化する。状態１，２は、人力Ｇは論理
１であや、この時入力Ａの論理が出力Ｘに伝達される。
１〜３のように変化する。状態１，２は、人力Ｇは論理
１であや、この時入力Ａの論理が出力Ｘに伝達される。
この時、入力Ａの唾により、入力ＡがＯのときは、出力
トランジスタＰはＯＦＦ。
トランジスタＰはＯＦＦ。
ＮはＯＮ、 入力Ａが１のときは出力トランジスタＰ
はＯＮ、ＮはＯＦＦする。状態３は入力ＧがＯの場合で
あり、この時人力Ａの論理は出力Ｘには伝達されない。
はＯＮ、ＮはＯＦＦする。状態３は入力ＧがＯの場合で
あり、この時人力Ａの論理は出力Ｘには伝達されない。
すなわち、出力トランジスタＰ。
Ｎ共にＯＦＦ状態となる、第１図の回路を第２図。
第３図を参照して説明する。第１図において、駆動回路
Ｄｏ、ＤＩ、Ｄ２の入力ｇ６ｓＪｓｇ２の少なくとも１
つが論理ｌであれば、バスＢには、駆動回路ＤＯ，ＤＩ
、Ｄ２の入力ａ。、ａｌ、ａ、が伝達される。
Ｄｏ、ＤＩ、Ｄ２の入力ｇ６ｓＪｓｇ２の少なくとも１
つが論理ｌであれば、バスＢには、駆動回路ＤＯ，ＤＩ
、Ｄ２の入力ａ。、ａｌ、ａ、が伝達される。
人力ｇ。＊ ｇ １ ＃ ｇ ２がすべて論理０の時、
＠Ａ駆動回路、第３図の状態３になり出力トランジスタ
がすべてＯＦＦとなるため、抵抗Ｒによって電源ＶＤＤ
まで光電される。この充電に要する時間は、抵抗Ｒと、
バス回路に接続される容量により決まる。
＠Ａ駆動回路、第３図の状態３になり出力トランジスタ
がすべてＯＦＦとなるため、抵抗Ｒによって電源ＶＤＤ
まで光電される。この充電に要する時間は、抵抗Ｒと、
バス回路に接続される容量により決まる。
充電時間を高速化するためには、抵抗Ｒを小さくせねば
ならないが、抵抗Ｒが小さくなると駆動回路が餠３図の
状態１になると、抵抗Ｒから第２図の出力トランジスタ
ＮＫ流れる電流が大きくなる。
ならないが、抵抗Ｒが小さくなると駆動回路が餠３図の
状態１になると、抵抗Ｒから第２図の出力トランジスタ
ＮＫ流れる電流が大きくなる。
このため、出力トランジスタの寸法を大きくしなければ
ならない。さらに抵抗Ｒによる消費電力が増大する等の
欠点があり、充電時間の高速化は不可能であった。
ならない。さらに抵抗Ｒによる消費電力が増大する等の
欠点があり、充電時間の高速化は不可能であった。
本発明はこの欠点をなくすため、抵抗のかわりにトラン
ジスタをバスに接続したものである。実施例を第４図に
示す。第４図において、Ｉ、Ａ。
ジスタをバスに接続したものである。実施例を第４図に
示す。第４図において、Ｉ、Ａ。
ＬＢ、ＬＣは、インバータ、ＬＤはＮＡＮＤｖＰＡは、
論理Ｏが入力された時ＯＮＩ、、論理１が入力した時Ｏ
ＦＦするトランジスタである。ＬＡ 、 ＬＢ 。
論理Ｏが入力された時ＯＮＩ、、論理１が入力した時Ｏ
ＦＦするトランジスタである。ＬＡ 、 ＬＢ 。
ＬＣは各々バス駆動回路ＤＱ 、ＤＩ 、Ｄ２のゲート
人力ｇ。＊ ｇ １ ＋ ｇ ２と接続されｂ ｇ６＋
ｇ１＋ｇ２がすべて論理０の時、駆動回路ＤＯ９Ｄ１．
Ｄ２は、すべてＯＦＦ Ｌ、 ）ランジスタＰＡの入
力Ｃは論理０となシト２ンジスタＰＡはＯＮし、電源Ｖ
ＤＤよりトランジスタＰＡを通してバスＢに充電を流が
流れ、バスＢは充電される。入力ｇ６ｓｇｌ＋ｇ２のい
ずれか１つでも論理１のと栓は、トランジスタＰＡの人
力Ｃは論理１となυ、トランジスｐＰＡはＯＦＦ Ｌ、
駆動回路の出力がバスＢに伝達される。
人力ｇ。＊ ｇ １ ＋ ｇ ２と接続されｂ ｇ６＋
ｇ１＋ｇ２がすべて論理０の時、駆動回路ＤＯ９Ｄ１．
Ｄ２は、すべてＯＦＦ Ｌ、 ）ランジスタＰＡの入
力Ｃは論理０となシト２ンジスタＰＡはＯＮし、電源Ｖ
ＤＤよりトランジスタＰＡを通してバスＢに充電を流が
流れ、バスＢは充電される。入力ｇ６ｓｇｌ＋ｇ２のい
ずれか１つでも論理１のと栓は、トランジスタＰＡの人
力Ｃは論理１となυ、トランジスｐＰＡはＯＦＦ Ｌ、
駆動回路の出力がバスＢに伝達される。
以上説明したように駆動回路Ｄｏ、ＤＩ、Ｄ２がすべて
ＯＦＦ ｌ、た時のみトランジスタ２人はＯＮするため
、ＰＡに駆動能力の大きなトランジスタを使用すること
が可能であり、バスＢの高速充電が可能である。また、
トランジスタＰＡは駆動回路ＤＯ，ＤＩ、Ｄ２のうち１
つでもＯＮ時には、ＯＦＦとなるため、トランジスタＰ
Ａから駆動回路の出力トランジスタＮに流れ人む電流は
ないため、出力トランジスタＮの寸法も小さいものを使
用できる。この時のトランジスタＦＡによる消費電流は
０であるため、消費電力の減少をはかることができる。
ＯＦＦ ｌ、た時のみトランジスタ２人はＯＮするため
、ＰＡに駆動能力の大きなトランジスタを使用すること
が可能であり、バスＢの高速充電が可能である。また、
トランジスタＰＡは駆動回路ＤＯ，ＤＩ、Ｄ２のうち１
つでもＯＮ時には、ＯＦＦとなるため、トランジスタＰ
Ａから駆動回路の出力トランジスタＮに流れ人む電流は
ないため、出力トランジスタＮの寸法も小さいものを使
用できる。この時のトランジスタＦＡによる消費電流は
０であるため、消費電力の減少をはかることができる。
本例では、充電用トランジスタは、電源に接続されてい
るが接地に接続されている場合も同様である。また、駆
動回路の出力トランジスタは２つ使用しているが、Ｐ又
はＮの１トランジスタの場合についても同様である。
るが接地に接続されている場合も同様である。また、駆
動回路の出力トランジスタは２つ使用しているが、Ｐ又
はＮの１トランジスタの場合についても同様である。
本発明は、以上説明したように、バス充電に制飢回路に
よシＯＮ 、ＯＦＦするトランジスタを接続してバス回
路の充電を行なう構成とすることによシ、駆動回路の出
力トランジスタの寸法の減少。
よシＯＮ 、ＯＦＦするトランジスタを接続してバス回
路の充電を行なう構成とすることによシ、駆動回路の出
力トランジスタの寸法の減少。
消費電力の減少、バス回路の高速充電を可能とする効果
がある。
がある。
＠１図は従来のバス回路の実施例を示す図であり、第２
図は、第１図の駆動回路の回路例を示す図である。ｗ４
３図は＠２図の回路の論理の真理値を示す図である。第
４図は本発明の実施例を示す図である。 １）０．ＤＩ、Ｄ２は駆動回路、ＲＯ，ルｌ。 Ｒ２は受信回路、Ｂはバス、ＦＡは充電用トランジスタ
、ＶＤＤは電源、ＬＡ、ＬＢ、ＬＣはインバータ％ＬＤ
はＮＡＮＤである。 ＶＤＤ 寮Ｚ図 早３１￥］ ￥＋図
図は、第１図の駆動回路の回路例を示す図である。ｗ４
３図は＠２図の回路の論理の真理値を示す図である。第
４図は本発明の実施例を示す図である。 １）０．ＤＩ、Ｄ２は駆動回路、ＲＯ，ルｌ。 Ｒ２は受信回路、Ｂはバス、ＦＡは充電用トランジスタ
、ＶＤＤは電源、ＬＡ、ＬＢ、ＬＣはインバータ％ＬＤ
はＮＡＮＤである。 ＶＤＤ 寮Ｚ図 早３１￥］ ￥＋図
Claims (1)
- データ信号入力端子と、制御信号入力端子をそれぞれ有
し、非選択時、出力が高インピーダンスとなる複数の駆
動回路の出力と、１個又は複数個の受信回路の入力を共
通の信号線で接続した回路を有する集積回路に於いて、
該制御信号の状態を検出する検出回路を有し、制御信号
がすべて非選択の場合を検出した時に導通するトランジ
スタを上記信号線と電源又は接地との間にもうけたこと
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169241A JPS5869121A (ja) | 1981-10-21 | 1981-10-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169241A JPS5869121A (ja) | 1981-10-21 | 1981-10-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5869121A true JPS5869121A (ja) | 1983-04-25 |
Family
ID=15882853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169241A Pending JPS5869121A (ja) | 1981-10-21 | 1981-10-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869121A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200326A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | データ処理装置 |
| JPS6077521A (ja) * | 1983-09-19 | 1985-05-02 | インターナショナル ビジネス マシーンズ コーポレーション | トライステ−ト・ドライバ回路 |
| JPS6385852A (ja) * | 1986-09-29 | 1988-04-16 | Nec Corp | バス回路 |
-
1981
- 1981-10-21 JP JP56169241A patent/JPS5869121A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200326A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | データ処理装置 |
| JPH0157378B2 (ja) * | 1983-04-26 | 1989-12-05 | Nippon Electric Co | |
| JPS6077521A (ja) * | 1983-09-19 | 1985-05-02 | インターナショナル ビジネス マシーンズ コーポレーション | トライステ−ト・ドライバ回路 |
| JPH053767B2 (ja) * | 1983-09-19 | 1993-01-18 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| JPS6385852A (ja) * | 1986-09-29 | 1988-04-16 | Nec Corp | バス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709162A (en) | Off-chip driver circuits | |
| EP0632594B1 (en) | Latch controlled output driver | |
| JPH0584597B2 (ja) | ||
| JPH041440B2 (ja) | ||
| JPS625723A (ja) | 半導体集積回路装置 | |
| JPS61283092A (ja) | リセツトあるいはセツト付記憶回路を有した半導体集積回路 | |
| US4943740A (en) | Ultra fast logic | |
| JPH04150224A (ja) | 集積回路 | |
| JPH01200819A (ja) | メモリ集積回路 | |
| US6043683A (en) | Output pad circuit using control signal | |
| US4267465A (en) | Circuit for recharging the output nodes of field effect transistor circuits | |
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JPS5869121A (ja) | 半導体集積回路 | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPH05267464A (ja) | 半導体装置 | |
| JPS63253425A (ja) | バスドライブ回路 | |
| US6150844A (en) | High voltage tolerance output stage | |
| JPS5925419A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH0355912A (ja) | ヒステリシス回路 | |
| JP2646771B2 (ja) | 半導体集積回路 | |
| JPH06291638A (ja) | 半導体装置 | |
| JPH05890B2 (ja) | ||
| JP2937349B2 (ja) | 半導体集積回路 | |
| JP2822401B2 (ja) | バス駆動回路 | |
| JP2595074B2 (ja) | 半導体集積回路装置 |