JPS6077521A - トライステ−ト・ドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トライステート・ドライバ回路に関するもの
であり、特に、集積回路チップに形成するそのようなド
ライバ回路に関するものである。

［従来技術］ トライステート・ドライバ回路は、集積回路チップに形
成して、チップ外に位置する母線及び信号線を駆動する
ものである。トライステート・ドライバ回路は、トライ
ステート即ち待機状態となり得る。この待機状態では、
トライステルト・ドライバ回路は、その出力端子を信号
のない高インピーダンス状態にする。典型的なデジタル
・コンピュータ即ちデジタル的にデータを処理する場合
には５同じ焦積回路チップに相当数のそのようなトライ
ステート・ドライバ回路を形成することになる。これは
、そのような集積回路チップから成るデータ処理装置を
、多数の母線を備えた多心母線に接続するためである。

多くの場合、同じそのような母線に他のデータ処理装置
を数個接続することになるが、その際に、トライステー
ト・ドライバ回路を用いている。特定のデータ処理装置
による母線の使用がないときには、他のデータ処理Ｖｉ
Ｋによる１ｖ線の使用に影響を及ぼさないように、その
特定のデータ処理装置におけるドライバ回路は、トライ
ステート即ち高出力インピーダンス状態になる。

あるシステムにおいては、母線の構成は、次のようにな
っている。即ち、複数母線のうちのある線又はある複数
母線における電圧レベルを約２乃至３ボルトにして、そ
の母線がどのデータ処理装置によっても使用されないよ
うにし、その母線を他に利用できるようにしている。そ
のような母線は、いわゆる″母線使用制御線″である。

この母線も、他のＩす繰向様に、１〜ライスチー１〜・
ドライバ回路で駆動する。こうして、特定のデータ処理
装置が母線の使用を止めるときには、母線使用制御線に
接続したその装置のドライバ回路は、晶出カーｒンピー
ダンス状態になる。それから、他のデータ処理装置に母
線をもはや使用していないことを知らせるために、この
母線使用制御線をより高い電圧レベルまで充電する必要
がある。

今まで、そのような充電は、母線使用制御線と正の電源
との間に電位引上げ抵抗又は電位引上げトランジスタを
接続することにより、行なってきた。そのような抵抗又
はトランジスタは次のようなときに、母線使用制御線の
電位を自動的に引上げるものである。即ち、母線使用中
のデータ処理装置が母線の使用を止めて、そのドライバ
回路が高出力インピーダンス状態になるときである。

［発明が解決しようとする問題点］ そのような抵抗又はトランジスタを用いて電位を引上げ
る方法は、しかしながら、動作が非常に遅い。例えば、
１０００Ωの電位用−にげ抵抗及び２００　ｐ　Ｆの母
線分布キャパシタンスの場合には。

母線使用制御線を適切な電位まで引」二げるのに、４０
０ナノ秒程度又はそれ以上かかることになる。

このように、次のデータ処理装置が母線を使用できるま
でに、実質的な時間の浪費を生じ、このような時間の浪
費は、多数のデータ処理装置を使用する場合には、特に
問題である。

同様なことが、次のような他の母線又は信号線にも当て
はまる。即ち、ドライバ回路をトライステー１−即ち高
インピーダンス状態にスイッチしたときに、高電位にす
る必要がある母線又は信号線である。

［問題点を解決するための手段］ 本発明の目的は、高速動作の改良トライステート・ドラ
イバ回路を提供することである。

そのようなドライバ回路は、トライステー１〜即ち高出
力インピーダンス状態にスイッチする直前に、それにつ
ながっているチップ外の母線又は信号線を、早く且つ自
動的に所望のレベルまでプリチャージするものである。

これは、次のようなプリチャージ回路を設けることによ
り、達成する。

即ち、ドライバ回路につながっていて、１−ライスチー
１・制御信号に応答して、通常の久方データ信号を無効
にするとともに、ドライバ回路がその母線を充電し始め
るようにするものである。さらに。

次のような１−ライステート回路を設ける。即ち、ドラ
イバ回路につながっていて、その出力電圧レベルに応答
して、その出力電圧それ故にその母線の電圧が所定の値
に達したときに、ドライバ回路を高出力インピーダンス
状態にスイッチするものである。

このように改良したドライバ回路は、それまでにかかつ
ていた４００ナノ秒よりもずっと短い時間で、母線の充
電及びトライステート動作を達成できる。特に、高速の
プリチャージ動作を達成するのに、そのようなドライバ
回路では、通常の母線駆動機能に必要であるような、ド
ライバ回路に既に存在している、電流容量の比較的大き
な出力トランジスタを用いることができる。このような
プリチャージ動作するドライバ回路により、チップ外の
母線又は信号線に対しては、電位引上げ抵抗も電位引上
げトランジスタも必要ではない。

［実施例］ 図に示した全回路は、集積回路チップレこ形成し。

次のような目的のために使用する。即ち、そのチップに
形成した他の回路から、そのチップ外に位置する母線又
は他の信号線に、信号を与えることができるようにする
ためである。図の実施例では、トランジスタとして、ｎ
チャンネルの金属−酸化物一半導体（ＭＯＳ）電界効果
トランジスタ（Ｆｒ！：Ｔ）を用いている。各トランジ
スタは、ソース、１くレイン及びゲートについての電極
を有する。ゲート電極が、制御電極である。ドレイン電
極とソース電極との間でトランジスタ内を流れる電流路
が、トランジスタの導通路である。ゲート電極への印加
電圧値で、その導通路を流れる電流量を制御する。

図示したドライバ回路は、その動作状態のときに、入力
端子１で２進デ一タ信号を受取り、出力端子２に次のよ
うな信号を再生する。すなわち、チップ外の信号線を駆
動するのに十分な電力を有する信号である。このように
、入力端子１にはチップにおける他の回路を接線し、出
力端子２にはチップ外の母線又は信号線を接続する。本
実施例では、出力端子２に現われるデータ信号は、入力
端子１に印加されたデータ信号の非反転再生信号である
。

そのようなデータ信号は、命令信号、アドレス信号、状
態信号、制御信号及び割込み信号等に限らず、情報を伝
達するあらゆる種類の信号を含む。

図示したドライバ回路には、制御端子３がある。

ドライバ回路を待機状態にスイッチするために、この制
御端子３でチップにおける他の回路から制御信号を受取
る。待機状態のときには、入力端子１における入力デー
タ信号が出力端子２に到達するのを妨げる。プリチャー
ジ動作後に、出力端子２を高インピーダンス・レベルに
維持する。出力端子２へ又はそこからは、無視できるよ
うな電流しか流れない。この場合の制御信号は、″禁止
（ｒＪｉｓａｂｌｅ）　”信号であり、制御端子３を高
レベルにするものである。この禁止信号は、トライバ回
路の通常動作を禁止させて、ドライバ回路を待機状態に
スイッチするものである。制御端子３における信号レベ
ルが低いときには、禁止動作を解除し、ドライバ回路を
通常動作させ、入力端子１に現われる入力信号に応じて
出力端子２を駆動する。

図示のトライステート・ドライバ回路には、次のような
ドライバ回路が存在する。即ち、２進入力信号に応答し
て、その信号の値により決まる値を有する２進出力信号
を、チップ外の信号線に生じるドライバ回路である。こ
のドライバ回路は。

１〜ランジスタ４乃至９から成るプッシュプル形のトラ
イバ回路である。しばらくの間、トランジスタ１０の存
在を無視すると、トランジスタ対４及び５が、インバー
タ回路をなす。同様に、トランジスタ対６及び７も、イ
ンバータ回路をなす。トランジスタ８及び９は、電力出
力回路をなし、実質的な量の装荷（ｌｏｏｄｉｎｇ）及
び固有キャパシタンスを有する、チップ外の母線又は信
号線を駆動するために、比較的大きなサイズになってい
る。

まず、１−ランジスタ４及び５から成るインバータ回路
について説明する。トランジスタ４は、エンハンスメン
ト・モードであり、ゲート電極１１、ドレイン電極１２
及びソース電極１３を有する。

エンハンスメン１〜・モードのトランジスタは、０■の
ゲート印加電圧では、オフ即ち非導通である。

そのトランジスタをオンにする即ち導通させるしこは、
カットオフ即ちしきい値よりも大きな正のゲート電圧を
印加する必要がある。トランジスタ５は、ディプレッシ
ョン・モードであり、グー１−電極１４、ドレイン電極
１５及びソース電極１６を有する。ディプレッション・
モードのトランジスタは、０■のゲート印加電圧でもオ
ン即ち導通している。そのトランジスタをオフにするに
は、負のゲート電圧が必要である。

図に示された他のトランジスタについても、トレイン電
極とソース電極については、同様のことが言える。特に
、ｌ−ランジスタの上側に位置する電極がドレイン電極
であり、下側に位置する電極がソース電極である。

図示された回路構成においては、トランジスタ４が基本
的な反転動作をなす。一方、１〜ランジスタ５は、１〜
ランジスタ４がオフになったときに。

インバータ回路の出力線１７の電位をほぼ正の供給電圧
値子Ｖまで引き」；げる引１−げ動作をなす。

１ヘランジスタ５のソース電極１６をそのゲート電極１
４に結合していることにより、ゲート電極１４は決して
負の電位になり得ない。それ故に、トランジスタ５は、
常にオンとなる。トランジスタ５は、電位引上げ抵抗の
ように働く。

しばらくの間、トランジスタ１０がオフになっている（
制御端子３に低いレベルの信号を印加）と仮定する。デ
ータ入力端子１の２進デ一タ信号が低いレベルにある（
ＯＶに近い）ときには、トランジスタ４は、オフになり
、トランジスタ５が。

インバータ回路の出力ｌｌＡ１７の電位を高いレベル（
約２乃至３ｖの電圧）まで引」二げる。逆に、端−ｊ’
　Ｉの２進入力信号が高いレベルにあるときには、１〜
ランジスタ４は、オンになり、インバータ回路の出力線
１７の電位をＯＶ近くの近いレベルまで引下げる。この
ように、インバータ回路の出力線１７における２通信号
は、入力端子１における２通信号を反転したものである
。

トランジスタ６及び７によって形成される第２のインバ
ータ回路は、同様に、その出力線１８に次のような信号
を発生する。即ち、トランジスタ６のゲート電極に印加
した２通信号を反転した信号である。その２通信号は、
第１のインバータ回路の出力線１７に現わＩＬる信号で
ある。このように、制御端子３における禁止信号が低い
ときには、出力線１８における信号は、入力端子１に印
加した信号の非反転信号である。

さて、ドライバ回路の通常動作（制御端子３の印加電圧
が低い）を説明する。まず、入力端子１の２進デ一タ信
号が高いレベルにあるときは、この高レベルの信号は、
第１のインバータ回路で反転し、その出力線１７では低
いレベルになる。この出力線１７は、線１９により下側
の出力トランジスタ８のゲート電極につながっている。

線］７及び１９における低いレベルの信号によって、出
力トランジスタ８はオフになる即ち非導通状態になる。

同時に、出力線１７における低いレベルの信号は、第２
のインバータ回路で反転して、その出力線１８では高い
レベルになる。出力線１８は、上側の出力トランジスタ
９のグー１〜電極にっながつているので、出方線１８に
おける高いレベルの信号によりトランジスタ９はオンに
なるすなわち導通状態になる。下側の出力トランジスタ
８がオフになり上側の出力トランジスタ９がオンになる
と、出力端子２の電位は、高レベルになる。出方１−ラ
ンジスタ９を導通さ゛せて、出力端子２に接続したチッ
プ外の信号線を駆動する駆動電流を供給する。

次に、逆の場合について説明する。即ち、入力端子１の
入力信号が低いレベルの時には、この低いレベルの信号
は、第１のインバータ回路で反転して、その出力線１７
では高いレベルになる。この高いレベルの信号を、線１
７及び１９によって、下側の出力１−ランジスタ８のゲ
ート電極に供給する。これによって、出方トランジスタ
８はオンになる即ち導通状態になる。同時に、出方線１
７における高いレベルの信号は、第２のインバータ回路
で反転して、その出力線１８では低いレベルになる。こ
れにより、上側の出方トランジスタ９はオフになる。下
側の出力トランジスタ８がオンになり上側の出力トラン
ジスタ９がオフになると、出力端子２の電位は、低いレ
ベルになるにの場合には、下側の出力トランジスタ８が
導通して電流が流れるので、出力端子２につながってい
るチップ外の信号線を、放電状態に保つ事になる。

このように、出力端子２の出力信号は、入力端子１にお
ける入力信号の非反転信号である。出力トランジスタ８
及び９は、比較的大きなサイズ（電流容量）なので、入
力端子１の入力信号が２進の一方のレベルから他方のレ
ベルへ変化するような場合には、チップ外の信号線を迅
速に充電又は放電することができる。

さて、トライステート制御動作について説明する。図示
したドライバ回路には、さらに１次のようなプリチャー
ジ回路が存在する。即ち、プッシュプル・ドライバ回路
につながっており、制御端子３における制御信号に応答
して、入力端子ｌにおける入力信号による動作を禁止し
、プッシュプル・ドライバ回路が出力端子２に接続した
チップ外の信号線を充電し始めるようにする。図示の実
流側では、このプリチャージ回路は、エンハンスメン１
−・モードのトランジスタ１０から成る。この１〜ラン
ジスタ１０は、第１のインバータ回路におけるエンハン
スメント・モードのトランジスタ４とは、並列接続をな
している。この場合、プリチャージ動作を起こす制御信
号は、制御端子３における高レベルの信号である。この
信号により、１−ランジスタ］０はオンになり、入力端
子１におけるデータ信号の値にかかわらず、出力線１７
の電位を低いレベルに引下げる。この点では、トランジ
スタ４．５及び１０は、２人力のＮＯＲ回路をなす。そ
の一方の入力はデータ入力端子１につながっており、他
方の入力は、制御端子３につながっている。

制御端子；３に禁止信号（高レベル）が現われて出力！
＠１７に低レベルの信号が生じると、１１＠１９により
、Ｆ側の出力トランジスタ８はオフになる。

同様に、出力線１７におけるこの低いレベルの信号は、
第２のインバータ回路で反転して、上側の出力１−ラン
ジスタ９をオンにする。このときに、出力トランジスタ
９は、データ出力端子２に接続したチップ外の信号線を
迅速に充電する。

勿論、上側の出力トランジスタ９が既にオンになってい
て、チップ外の信号線が禁止信号ｍｍ時に既に充電状態
になっているなら、更に充電する必要はない。プリチャ
ージ回路の目的は、チップ外の信号線を常に高いレベル
にして、禁止信号が直ちに現われても良いようにしてお
く事である。

一旦、チップ外の信号線を所望のレベルまでプリチャー
ジすると、次の段階は、ドライバ回路をトライステート
即ち高出力インピーダンス状態にスイッチすることであ
る。これは、出力トランジスタ８及び９の両方をオフに
することによって行なう。このために１図示の回路には
、さらに１次のようなトライステート回路が存在する。

即ち。

ドライバ回路につながっており、その出力電圧レベルに
応答して、その出力電圧が所定のレベルに達したときに
、ドライバ回路を高出力インピータンス状態にスイッチ
する回路である。

この１へライスチー１〜回路には、セラ１ヘリセツ１−
・ランチ２０と示した次のような双安定回路が存在する
。即ち、制御信号（禁止信号）が制御端子３に存在しな
いときには、第１の状態（″リセット″状態）に維持さ
れ、制御信号が存在するときには、第２の状態（″セッ
ト″状態）にスイッチするように動作する。このスイッ
チ動作は、出力端子２における出力電圧が所定のレベル
に達したときに起きる。このセットリセット・ラッチ２
ｏには。

ｉ・ランジスタ２１乃至２６が存在する。リセット状態
のときには、トランジスタ２２及び２３が導通して、ノ
ード２７は低レベルになる。同時に、トランジスタ２６
及び１６は導通せず、ノード２８は高レベルになる。セ
ラ１〜状態のときには、それらの回路状態は逆になる。

特に、トランジスタ２２及び２３は、導通せず、トラン
ジスタ２５及び２６が導通して、ノード２７が高レベル
になり、ノード２８が低レベルになる。

制御端子３に禁止信号が存在しないときには。

セットリセット・ラッチ２ｏは、リセット状態に＋１−
まる。これは、トランジスタ３ｏ及び３１がら成るイン
バータ回路によって行なう。特に、禁止信号が存在しな
いときには、制御端子３は、低レベルである。この低レ
ベルの信号は、そのインバータ回路によって高レベルの
信号になる。この高レベル信号を、ラッチの入力ｉ〜ラ
ンジスタ２２のゲート電極に印加して、そのトランジス
タをオンに保つ。こ九によって、ノード２７の電位を低
レベルに保ち、ラッチ２０がドライバ回路のデータ処理
回路部分に影響を及ぼさないようにしている。

禁止信号が制御端子３に現われたときには、トランジス
タ２２はオフになる。しかしながら、ラッチ２０は、次
のようなときまでリセット状態に止まる（電流がトラン
ジスタ２３を流れるために）。

即ち、ラッチ２０のトランジスタ２６のゲート電極に適
切なレベルの信号が現われて、ラッチ２゜をセット状態
にスイッチするときまでである。トランジスタ２６のゲ
ート電極につながった線３３が、ラッチ２０についての
セッ］−人カをす、える。

出力端子２における電圧レベルに比例したレベルの電圧
をラッチ２０に供給するために、出カ端子２にディプレ
ッション・モードのトランジスタ３４及び３５を接続し
である。これらのトランジスタ３４及び３５は、電圧分
割器として働く。電圧取出ノード３６に、ラッチ２０の
セット入力線：３３を接続しである。これらのトランジ
スタ３４及び３５を製造する際には、ドレイン・ソース
導通路の幅を、適切な電圧分割動作が生じるように決め
る。特に、トランジスタ３４及び３５の内部コンダクタ
ンスは釣り合っているので、出力端子２の電圧レベルが
所望のプリチャージ値に達したときには、セラ１−人力
線３３の電圧レベルは、１〜ランジスタ２６をオンにす
る適切なしきい値に達する。このようにして、出力端子
２の出力電圧が所定のレベルに達したときに、ラッチ２
０をセラ１〜状態にスイッチする。

トランジスタ３４及び３５の内部コンダクタンスは、十
分に小さくしであるので、そＩＬらが存在するにもかか
わらず、出力端子２におけるトライステー１〜状態のイ
ンピーダンスは、やはり高く、また、ドライバ回路がト
ライステート即ち高出力インピーダンス状態のときに、
これらのトランジスタ３４及び３５は、チップ外の信号
線を何ら実質的に放電するようなことはない。

ラッチ回路２０は１次のような回路を制御する。

即ち、ドライバ回路につながっていて、ラッチ回路２０
がセット状態のときに、ドライバ回路の高出力インピー
ダンス状態を維持する回路である。

この回路には、出力線１８とアースとの間にドレイン・
ソース導通路を有し、ラッチ回路２０のノード２７につ
ながっているゲート電極を有するトランジスタ３７が、
存在する６ランチ回路２０がセット状態のときには、ノ
ード２７の電位は高レベルになり、１〜ランジスタ３７
はオンになる。１−ランジスタ３７の導通により、出力
線１８の電位は、低レベルに引下がる。これによって、
所望の高出力インピーダンス状態を維持すべく、−１；
側の出力トランジスタ９は、オフになる。禁止信号を制
御端子３から除去するような時まで、ラッチ回路２０は
セット状態にあり、Ｉ−ランジスタ３７は導通状態にあ
る。制御端子３の電位を下げてラッチ・リセット線３２
の電位を上げ、ラッチ回路２０のｉ−ランジスタ２２を
オンにするまで、ラッチ回路２０をリセットすることは
できない。

ラッチ回路２０は、ドライバ回路の出力端子における電
圧に応答してゆっくり動作し、そのセット状態にスイッ
チして、上側の出力トランジスタ９をオフにする。ドラ
イバ回路の出力電圧が所定のレベルに達したときに、ド
ライバ回路をその高出力インピーダンス状態に迅速にス
イッチさせ始めるような、高速動作のフィードバック回
路を設けると、性能がさらに向上する。この高速動作フ
ィードバック回路は、トランジスタ３８及び３９から成
る。下側の１−ランジスタ３８が導通するときに、」二
側のトランジスタ３９が直に導通するように、１〜ラン
ジスタ３９は、制御端子３に禁止信号が存在すると導通
するようになっている。トランジスタ３８は、ラッチ回
路２０に対して用いた電圧分割器（トランジスタ３４及
び３５）の同じ電圧で制御する。特に、出力端子２にお
ける出力電圧が所定のレベルに達したときには、電圧取
出ノード３６の電圧は、フィードバック回路の１−ラン
ジスタ３８をオンにするしきい値になる。こうして、ト
ランジスタ３８は゛オンになり、出力線１８の電圧を迅
速に放電して、上側の出力トランジスタ９を早くオフに
し、ドライバ回路を早くトライステート状態にする。

電圧分割器とともにトランジスタ３８及び３９で構成し
たこのフィードバック回路は、ラッチ回路２０及びトラ
ンジスタ３７で構成するフィードバック・パスよりもか
なり速く動作する。それでも、ラッチ回路２０は必要で
ある。なぜなら、チップ外の信号線につながっているあ
る他のデータ処理装置が、そのような信号線を低いレベ
ルまで引下げるべきものである場合には、−上側の出力
１−ランジスタ９をオフにするために必要だからである
。その様な場合には、高速動作フィードバック回路の１
−ランジスタ３８をオンにするにの１−ランジスタ３８
は、ラッチ回路２０が存在しないなら、１−ランジスタ
９をオフにするｎ１ｊｌ−，１−ランシスタ９を再びオ
ンにしてしまう様なものである。

図示したドライバ回路の全体的な動作を要約して説明す
る。このドライバ回路は、次のようなトライステート・
ドライバ回路である。即ち、この回路がトライステート
即ち高出力インピーダンス状態にスイッチする毎に、そ
の直前で、その出力端−ｒ−２につながっているチップ
外の母線又は信号線を正の電圧レベルまで充電するもの
である。ドライバ回路をトライステート状態にスイッチ
する命令（ｉ号は、制御端子３に発生する高レベルの禁
１に信号である。この禁止信号は、入力端子１におりる
データ入力信号を無効にし、下側の出力トランジスタ８
をオフにするとともに、上側の出力トランジスタ９をオ
ンにして、出力端子２につながっている信号線を正の電
圧レベルまでプリチャージすることを開始させる。

この出力端子２につながっている電圧感知機構は、電圧
分割器をなす１ヘランジスタ３４及び３５゜高速動作フ
ィードバック回路のトランジスタ３８及びラッチ回路２
０のセット入力トランジスタ２６で構成している。この
電圧感知機構は、チップ外の信号線の充電をモニタする
。そして、この信号線が所望の正の電圧レベルに達する
と、電圧感知機構は、上側の出力トランジスタ９をオフ
にして、制御端子３に高レベルの禁止信号が存在する限
り、そのトランジスタ９をオフに１にめるように働く。

高レベルの禁止信号が存在しなくなると、この電圧を感
知してモニタする回路は、動作が禁止状態になり、ドラ
イバ回路は、その通常動作をして、入力端子１における
データ入力信号で、チップ外の信号線を駆動することが
できる。この電圧感知回路の禁止動作は、ラッチ回路２
０のリセット入力トランジスタ２２をオンにして、高速
動作フィードバック回路の上側Ｉ・ランジスタ３９をオ
フにすることにより、行う。

［発明の効果］ このようにチップ外の母線又は信号線をプリチャージす
るタイプのドライバ回路を用いることにより、電位引上
げ抵抗又は電位引トげ１〜ランジスタをそのような母線
又は信号線に接続する必要がなくなる。本発明のドライ
バ回路による迅速なプリチャージ動作で、電位引上げ動
作に必要な時間を、約５００乃至６００ナノ秒から約２
０乃至３０ナノ秒まで低減することができる。これによ
り、システムの応答時間を大幅に改善することができる
。この応答時間の改善は、高速動作のデータ処理装置及
び高速動作の入出力装置を有するシステ１１にとっては
、非常に重大なことなので１本発明は、特にそのような
システムに格別な効果及び利点をもたらす。

【図面の簡単な説明】

図は、本発明の１実施例の回路図である。 ２０・・・・セットリセット・ラッチ。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　岡　１）　次　生 （外１名） 第１頁の続き ０発　明　者　ウィリアム・レオナー　アメド・ストー
ル、ジュニ　スウ ア ０発　明　者　ナンド−・ジョルジ　アメイ・トーマ　
ト・ リカ合衆国フロリダ州コーラル・スプリングス、ノーリ
カ合衆国フロリダ州ポカ・ラドン、ノースウェスセカン
ド・コート４幽播地

Claims (1)

1. 【特許請求の範囲】 入力に印加された入力信号に応答して、出力に接続され
   た信号線に出力信号を生じるドライバ回路と、 前記ドライバ回路に接続され、前記入力信号による前記
   ドライバ回路の動作を禁止する制御信号に応答して、前
   記ドライバ回路に前記信号線を充電させ始める充電回路
   と。 前記ドライバ回路に接続され、前記ドライバ回路の出力
   電圧レベルが所定のレベルに達したとき゛１１該出力電
   圧レベルに応答して前記ドライバ回路を高出力インピー
   ダンス状態にスイッチするトライステー１−回路と、 を備えるトライステート