JP2933814B2 - 入出力モジュールの切換装置 - Google Patents

入出力モジュールの切換装置

Info

Publication number
JP2933814B2
JP2933814B2 JP31580293A JP31580293A JP2933814B2 JP 2933814 B2 JP2933814 B2 JP 2933814B2 JP 31580293 A JP31580293 A JP 31580293A JP 31580293 A JP31580293 A JP 31580293A JP 2933814 B2 JP2933814 B2 JP 2933814B2
Authority
JP
Japan
Prior art keywords
input
power supply
bus
resistor
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31580293A
Other languages
English (en)
Other versions
JPH07147581A (ja
Inventor
浩基 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP31580293A priority Critical patent/JP2933814B2/ja
Publication of JPH07147581A publication Critical patent/JPH07147581A/ja
Application granted granted Critical
Publication of JP2933814B2 publication Critical patent/JP2933814B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、オープンコレクタ出力
型ドライバ及びプルアップ抵抗を含む入出力モジュール
を同一のバスに複数接続する場合に用いられる切換装置
に関する。
【0002】
【従来の技術】プロセスコントローラのような制御装置
においては、1枚のバックプレーン上で複数のプロセス
入出力モジュール(PIO)を接続する構成が一般的で
ある。そのような構成では、図2に示すように、同一の
バックプレーン上の複数のPIO1 〜PIOn 間で情報
の授受を行ったり、或いはあるPIOが他のPIOを制
御したりするために、バックプレーン上にバスBを設
け、各PIOがこのバスBを介して他のPIOにアクセ
スできるようにする場合がある。
【0003】
【発明が解決しようとする課題】ところで、PIOの基
本機能として、あるPIOをバックプレーンから抜き差
しする際には、当該バックプレーン上の他のPIOに影
響を与えてはならないことが要求される。この要求を満
足するために、図2の各PIOにおいてバックプレーン
バスBに接続されるドライバ1には、オープンコレクタ
出力型ドライバ(以下“OCD”という)を用いること
が多い。その理由は、OCDを用いると、バックプレー
ンバスBに対して接続、分離するとき高インピーダンス
状態を保つことができるので、他のPIOに電流が流れ
込んだり過大な電圧が加えられたりすることがないから
である。
【0004】このOCDを用いる場合は、プルアップ抵
抗が必須となるが、その抵抗値が大きいと信号の立ち上
がりがゆるやかになってしまうので、抵抗値の大きさに
は制限がある。
【0005】このようなプルアップ抵抗Rを持つPIO
をn個接続すると、図示しないバスドライバからみたプ
ルアップ抵抗はR/nとなるので、負荷がn倍に増えて
しまい、その結果バスドライバの能力を越えてしまうこ
とがある。例えば、R=1kΩ,n=12とすると、 VCC/(R/n)=5V/(1k/12)=60mA となり、例えばTTLのようなICのドライブ能力は4
0mAであるから、正常な動作ができなくなる。
【0006】そこで、上記の例の場合、12台のPIO
のうち6台しかバックプレーンバスBにアクセスできな
いという制限を設ければ、本来30mAの負荷で済むは
ずである。しかしながら、他の6台も電気的には依然負
荷として残るので、結局60mAの負荷となってしま
う。
【0007】従って、本発明の目的は、OCDを含む複
数の入出力モジュールを同一のバスに接続する場合に、
バックプレーンバスにアクセスしない入出力モジュール
のプルアップ抵抗はバスドライバの負荷とならないよう
に電源供給を制御することにより、バスドライバに対す
る負荷を軽減する切換装置を提供することである。
【0008】
【課題を解決するための手段】本発明は、オープンコレ
クタ出力型ドライバ及びプルアップ抵抗を含む複数の入
出力モジュールを同一のバスに接続する場合に用いられ
る切換装置であって、各入出力モジュールがそれぞれ前
記バスを介して他の入出力モジュールにアクセスするか
否かにより、当該入出力モジュールのプルアップ抵抗の
電源側端子への電源供給を切り換えるように構成され
る。
【0009】
【作用】本発明によれば、入出力モジュールをバックプ
レーンバスにアクセスするかしないかという情報によ
り、電源電圧の供給を制御する。すなわち、バックプレ
ーンバスにアクセスしない入出力モジュールのプルアッ
プ抵抗の電源側端子には電源電圧を供給せず、オープン
とし、他方、バックプレーンバスにアクセスする入出力
モジュールのプルアップ抵抗の電源側端子には電源電圧
を供給する。
【0010】これにより、バックプレーンバスに接続す
べき入出力モジュールが多数あっても、バスドライバに
対する負荷を増大させずに複数の入出力モジュールを同
一のバックプレーン上でサポートできる。
【0011】
【実施例】図1は、オープンコレクタ出力型ドライバ
(OCD)を含むPIOに対して本発明を適用した実施
例の回路構成を示す。
【0012】図に示されたPIOは、OCDを構成する
トランジスタと、そのコレクタ端子に一端を接続し、他
端を外部電源VCC(例えば5ボルト)に接続したプルア
ップ抵抗RP とを含んで構成され、トランジスタのベー
ス端子にディジタル信号が入力されると、その“H”,
“L”に応じてトランジスタがオン、オフすることによ
り、そのコレクタ端子から前述のバックプレーンバスへ
の出力信号を発生する。このようなPIOは、従来と同
様である。
【0013】本発明によれば、上記のPIOに対し、そ
のプルアップ抵抗RP の電源側端子への電源供給を切り
換える切換装置が設けられる。この切換装置は、電源と
プルアップ抵抗RP の電源側端子との間に設けられた第
1のトランジスタTr1と、そのベース端子に一端を接続
した第1の抵抗R1 と、この抵抗R1 の他端とアースと
の間に設けられた第2のトランジスタTr2と、そのベー
ス端子に一端を接続した第2の抵抗R2 と、この抵抗R
2 の他端に接続したレジスタRGとで構成されている。
【0014】上記レジスタRGは、プロセス等の制御装
置或いはPIOの上位装置のCPUから送られる制御信
号に応じて、第2のトランジスタTr2をオン、オフす
る。このようなレジスタRGとしては、例えばDQフリ
ップフロップが用いられる。この場合、DQフリップフ
ロップのD端子が上記CPUに接続される一方、Q端子
が抵抗R2 を介して第2のトランジスタTr2のベース端
子に接続される。また、CPUからDQフリップフロッ
プのCK(クロック)端子に、立ち上がりでラッチする
信号が入力される。
【0015】上記制御信号は、例えば、PIOをバック
プレーンバスにアクセスするとき“1”、PIOをバッ
クプレーンバスにアクセスしないとき“0”となるディ
ジタル信号である。
【0016】従って、PIOを使用しない場合には、C
PUからDQフリップフロップのD端子に“0”の制御
信号を送る。これにより、DQフリップフロップのQ端
子出力は“L”となり、第2のトランジスタTr2はオ
フ、従って第1のトランジスタTr1もオフとなる。この
ため、PIOの電源側端子はオープンとなる。すなわ
ち、バックプレーンバスにアクセスしないPIOのプル
アップ抵抗RP の電源側端子には、電源電圧VCCが供給
されない。
【0017】一方、PIOを使用する場合は、CPUか
らDQフリップフロップのD端子に“1”の制御信号を
送る。これにより、DQフリップフロップのQ端子出力
は“H”となり、第2のトランジスタTr2がオン、従っ
て第1のトランジスタTr1もオンとなる。このため、P
IOの電源側端子は電源に接続した状態となる。すなわ
ち、バックプレーンバスにアクセスするPIOのプルア
ップ抵抗RP の電源側端子に、電源電圧VCCが供給され
る。
【0018】
【発明の効果】以上のように、本発明によれば、入出力
モジュールがバックプレーンバスにアクセスするかしな
いかという情報により、電源電圧の供給を制御するよう
にしたので、バックプレーンバスに接続すべき入出力モ
ジュールが複数あっても、バスドライバに対する負荷を
増大させずに、複数の入出力モジュールを同一バックプ
レーン上で接続し、それら入出力モジュール間での送受
信や制御動作を実行できる。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示す回路図。
【図2】複数の入出力モジュールを接続する場合の従来
の構成を示す図。
【符号の説明】
OCD…オープンコレクタ出力型ドライバ、RP …プル
アップ抵抗、Tr ,Tr1,Tr2…トランジスタ、RG…
レジスタ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】オープンコレクタ出力型ドライバ及びプル
    アップ抵抗を含む複数の入出力モジュールを同一のバス
    に接続する場合に用いられる切換装置であって、各入出
    力モジュールがそれぞれ前記バスを介して他の入出力モ
    ジュールにアクセスするか否かにより、当該入出力モジ
    ュールのプルアップ抵抗の電源側端子への電源供給を切
    り換えるように構成したことを特徴とする入出力モジュ
    ールの切換装置。
JP31580293A 1993-11-24 1993-11-24 入出力モジュールの切換装置 Expired - Lifetime JP2933814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31580293A JP2933814B2 (ja) 1993-11-24 1993-11-24 入出力モジュールの切換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31580293A JP2933814B2 (ja) 1993-11-24 1993-11-24 入出力モジュールの切換装置

Publications (2)

Publication Number Publication Date
JPH07147581A JPH07147581A (ja) 1995-06-06
JP2933814B2 true JP2933814B2 (ja) 1999-08-16

Family

ID=18069734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31580293A Expired - Lifetime JP2933814B2 (ja) 1993-11-24 1993-11-24 入出力モジュールの切換装置

Country Status (1)

Country Link
JP (1) JP2933814B2 (ja)

Also Published As

Publication number Publication date
JPH07147581A (ja) 1995-06-06

Similar Documents

Publication Publication Date Title
US5732027A (en) Memory having selectable output strength
US6690191B2 (en) Bi-directional output buffer
US5739715A (en) Digital signal driver circuit having a high slew rate
JP3436548B2 (ja) Ecl回路を駆動する低電圧スイング出力mos回路
JPH084221B2 (ja) データ処理システムのバス補助回路
US5361005A (en) Configurable driver circuit and termination for a computer input/output bus
JPS62214597A (ja) 不揮発性メモリ回路
US4419592A (en) Bidirection data switch sequencing circuit
JPH0689377A (ja) 半導体記憶装置
JPS6318221B2 (ja)
US4236087A (en) Programmable bus driver isolation
EP0366530B1 (en) Josephson memory circuit
US4504926A (en) Mode setting control system
EP0193459B1 (en) Ttl tristate output device
US5426432A (en) IC card
JP2933814B2 (ja) 入出力モジュールの切換装置
EP0060851B1 (en) Non-dissipative memory system
KR960008323B1 (ko) 병렬 데이타 포트 선택 장치
US6346960B1 (en) Thermal head driving integrated circuit
JP2690362B2 (ja) 双方向絶縁形ディジタル信号伝達回路
JPH0562784B2 (ja)
JP2500158Y2 (ja) 感熱記録装置
JPS62145598A (ja) 記憶装置
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
JP2530969Y2 (ja) 保護回路