JP2690362B2 - 双方向絶縁形ディジタル信号伝達回路 - Google Patents
双方向絶縁形ディジタル信号伝達回路Info
- Publication number
- JP2690362B2 JP2690362B2 JP16609389A JP16609389A JP2690362B2 JP 2690362 B2 JP2690362 B2 JP 2690362B2 JP 16609389 A JP16609389 A JP 16609389A JP 16609389 A JP16609389 A JP 16609389A JP 2690362 B2 JP2690362 B2 JP 2690362B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- output
- transformer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、計測システムやプロセス制御装置等にお
いてディジタルパラレルデータ信号等を伝送経路の途中
で直流的に絶縁して伝達する双方向絶縁形ディジタル信
号回路に関する。
いてディジタルパラレルデータ信号等を伝送経路の途中
で直流的に絶縁して伝達する双方向絶縁形ディジタル信
号回路に関する。
一般に、計測システムやプロセス制御装置等において
は、第５図に示すように、制御装置１とシステム内に組
込まれた計算機端末等の入出力装置としてのフロッピー
ディスク又はコントローラにおける被制御機器等の外部
機器９との間で各種ディジタルデータの入出力を行うよ
うにしている。
は、第５図に示すように、制御装置１とシステム内に組
込まれた計算機端末等の入出力装置としてのフロッピー
ディスク又はコントローラにおける被制御機器等の外部
機器９との間で各種ディジタルデータの入出力を行うよ
うにしている。
ここで、制御装置１は、演算制御部２と、その入出力
データを絶縁するディジタル信号絶縁回路３と、外部イ
ンタフェース回路４とを備えており、ディジタル信号絶
縁回路３は、出力絶縁回路５及び入力絶縁回路６で構成
され、外部インタフェース回路４は出力インタフェース
回路７及び入力インタフェース回路８で構成されてい
る。
データを絶縁するディジタル信号絶縁回路３と、外部イ
ンタフェース回路４とを備えており、ディジタル信号絶
縁回路３は、出力絶縁回路５及び入力絶縁回路６で構成
され、外部インタフェース回路４は出力インタフェース
回路７及び入力インタフェース回路８で構成されてい
る。
而して、制御装置１からのデータ出力時には、演算制
御部２から出力されたデータが出力絶縁回路５を介して
出力インタフェース回路７によって外部機器９に送出さ
れる。また、外部機器９からのデータ入力時には、外部
機器９のデータが制御装置１の入力インタフェース回路
８に送出され、入力絶縁回路６を介して演算制御部２で
受信する。
御部２から出力されたデータが出力絶縁回路５を介して
出力インタフェース回路７によって外部機器９に送出さ
れる。また、外部機器９からのデータ入力時には、外部
機器９のデータが制御装置１の入力インタフェース回路
８に送出され、入力絶縁回路６を介して演算制御部２で
受信する。
ここで、ディジタル信号絶縁回路３は、制御装置１と
外部機器９との間を直流的に絶縁するための回路であ
り、入力絶縁回路５及び出力絶縁回路６としては、従
来、特公昭59−17915号公報に記載されているものがあ
る。
外部機器９との間を直流的に絶縁するための回路であ
り、入力絶縁回路５及び出力絶縁回路６としては、従
来、特公昭59−17915号公報に記載されているものがあ
る。
この従来例は、第６図に示すように、ディジタル入力
信号INを伝達するために、オープンコレクタゲート11、
絶縁トランス12、信号記憶用のフリップフロップ13及び
サンプリング信号用インバータ14を備え、フリップフロ
ップ13及びトランス12の二次側の接続点に抵抗15を介し
て所定電流Vccが供給されている。そして、トランス12
の一次側のディジタル入力信号INの“1"（又は“0"）情
報は、ゲート11の出力をオン状態（又はオフ状態）とす
るため、トランス12の一次側は導通状態（又は開放状
態）となる。この状態で、トランス12の二次側電位は0V
（又はVcc）となることにより、トランス12の二次側に
おいて、サンプリング信号用インバータ14を介したスト
ローブ信号STBによってサンプリングされ、“0"（又は
“1"）情報として信号記憶用フリップフロップ13のＤ入
力に供給される。このとき、ストローブ信号STBと同期
した読込信号CKをフリップフロップ13のクロック入力に
供給することにより、“0"（又は“1"）情報をフリップ
フロップ13に記憶することができ、このフリップフロッ
プ13の出力が絶縁信号OUTとして出力される。なお、16
はトランス12の跳ね返り電圧を電流Vccへ逃がすための
保護ダイオードである。
信号INを伝達するために、オープンコレクタゲート11、
絶縁トランス12、信号記憶用のフリップフロップ13及び
サンプリング信号用インバータ14を備え、フリップフロ
ップ13及びトランス12の二次側の接続点に抵抗15を介し
て所定電流Vccが供給されている。そして、トランス12
の一次側のディジタル入力信号INの“1"（又は“0"）情
報は、ゲート11の出力をオン状態（又はオフ状態）とす
るため、トランス12の一次側は導通状態（又は開放状
態）となる。この状態で、トランス12の二次側電位は0V
（又はVcc）となることにより、トランス12の二次側に
おいて、サンプリング信号用インバータ14を介したスト
ローブ信号STBによってサンプリングされ、“0"（又は
“1"）情報として信号記憶用フリップフロップ13のＤ入
力に供給される。このとき、ストローブ信号STBと同期
した読込信号CKをフリップフロップ13のクロック入力に
供給することにより、“0"（又は“1"）情報をフリップ
フロップ13に記憶することができ、このフリップフロッ
プ13の出力が絶縁信号OUTとして出力される。なお、16
はトランス12の跳ね返り電圧を電流Vccへ逃がすための
保護ダイオードである。
また、他の絶縁回路として、第７図に示す構成のもの
が知られている。
が知られている。
発光ダイオード21とフォトトランジスタ22とで構成さ
れるフォトカプラ23を使用して、その発光ダイオード21
のカソードを電流制限抵抗24を介して直流電源VccAに、
アノードを入力データが供給されるゲート25にそれぞれ
接続し、フォトトランジスタ22のコレクタをゲート26に
接続すると共に、プルアップ抵抗27を介して直流電源Vc
cBに接続し、且つエミッタを接地した構成を有する。
れるフォトカプラ23を使用して、その発光ダイオード21
のカソードを電流制限抵抗24を介して直流電源VccAに、
アノードを入力データが供給されるゲート25にそれぞれ
接続し、フォトトランジスタ22のコレクタをゲート26に
接続すると共に、プルアップ抵抗27を介して直流電源Vc
cBに接続し、且つエミッタを接地した構成を有する。
この構成によると、入力信号INが論理値“0"であると
きには、発光ダイオード21がオン状態となり、これに応
じてフォトトランジスタ22がオン状態となることによ
り、ゲート26から出力される絶縁出力OUTが論理値“0"
となり、一方入力信号INが論理値“1"であるときには、
発光ダイオード21がオフ状態となって、フォトトランジ
スタ22がオフ状態となることにより、ゲート26から出力
される絶縁出力OUTが論理値“1"となる。
きには、発光ダイオード21がオン状態となり、これに応
じてフォトトランジスタ22がオン状態となることによ
り、ゲート26から出力される絶縁出力OUTが論理値“0"
となり、一方入力信号INが論理値“1"であるときには、
発光ダイオード21がオフ状態となって、フォトトランジ
スタ22がオフ状態となることにより、ゲート26から出力
される絶縁出力OUTが論理値“1"となる。
しかしながら、上記従来の絶縁形ディジタル信号伝達
回路にあっては、共にディジタル信号を双方向に伝達さ
せるためには、トランス又はフォトカプラを２組必要と
し、したがって、所要数ｎ本の双方向信号伝送路を形成
する場合には１本の双方向信号伝送路について信号絶縁
部を構成するトランス又はフォトカプラが送信側及び受
信側の計２個必要となるため、これらトランスファ又は
フォトカプラが全体として2n個必要となることになり、
信号絶縁部用の広い実装面積が必要となり、プリント基
板の設計上回路分離のレイアウトが困難になるという未
解決の課題があった。また、フォトカプラを使用する場
合には、フォトカプラ自体が高価であるため、コストが
嵩むという問題もある。
回路にあっては、共にディジタル信号を双方向に伝達さ
せるためには、トランス又はフォトカプラを２組必要と
し、したがって、所要数ｎ本の双方向信号伝送路を形成
する場合には１本の双方向信号伝送路について信号絶縁
部を構成するトランス又はフォトカプラが送信側及び受
信側の計２個必要となるため、これらトランスファ又は
フォトカプラが全体として2n個必要となることになり、
信号絶縁部用の広い実装面積が必要となり、プリント基
板の設計上回路分離のレイアウトが困難になるという未
解決の課題があった。また、フォトカプラを使用する場
合には、フォトカプラ自体が高価であるため、コストが
嵩むという問題もある。
そこで、この発明は、上記従来例の未解決の課題に着
目してなされたものであり、１つの絶縁変圧器を使用し
て双方向の信号伝達回路を構成することにより、所要数
の双方向信号を伝達させる場合の絶縁回路部の実装面積
を小さくすると共に、コストを低減させることが可能な
双方向絶縁形ディジタル信号伝達回路を提供することを
目的としている。
目してなされたものであり、１つの絶縁変圧器を使用し
て双方向の信号伝達回路を構成することにより、所要数
の双方向信号を伝達させる場合の絶縁回路部の実装面積
を小さくすると共に、コストを低減させることが可能な
双方向絶縁形ディジタル信号伝達回路を提供することを
目的としている。
上記目的を達成するために、この発明に係る双方向絶
縁形ディジタル信号伝達回路は、一次巻線と直流的に絶
縁された二次巻線を有する絶縁変圧器と、該絶縁変圧器
の一次巻線及び二次巻線の一端側にそれぞれ接続され
た、当該絶縁変圧器の出力信号を読込信号によって保持
する記憶回路、入力される電圧供給イネーブル信号によ
って制御される電圧供給用スイッチング素子と抵抗とで
構成される電圧供給回路及び送信ディジタル信号と送信
イネーブル信号とが入力されるオープンコレクタ出力オ
アゲートと、前記絶縁変圧器の一次巻線及び二次巻線の
他端側にそれぞれ接続されたストローブ信号が供給され
るサンプリング制御用インバータと、前記読込信号、電
圧供給イネーブル信号、送信イネーブル信号及びストロ
ーブ信号を信号伝達方向に応じて出力する制御回路とを
備え、前記制御回路は、前記絶縁変圧器の一次側及び二
次側間で双方向信号伝達を行うべく、ディジタル信号の
送信側となる前記絶縁変圧器の一次巻線及び二次巻線の
一方に対して電圧供給用スイッチング素子をオフ状態と
する電圧イネーブル信号、サンプリング制御用インバー
タの出力側をオン状態とするストローブ信号及び当該ス
トローブ信号と同期してディジタル信号を有効とする送
信イネーブル信号を出力する一方、受信側となる前記絶
縁変圧器の一次巻線及び二次巻線の他方に対して電圧供
給用スイッチング素子をオン状態とする電圧イネーブル
信号、前記送信側のストローブ信号に対して所定時間遅
れてサンプリング制御用インバータの出力側をオン状態
とするストローブ信号及び当該ストローブ信号に同期す
る読込信号を出力することを特徴としている。
縁形ディジタル信号伝達回路は、一次巻線と直流的に絶
縁された二次巻線を有する絶縁変圧器と、該絶縁変圧器
の一次巻線及び二次巻線の一端側にそれぞれ接続され
た、当該絶縁変圧器の出力信号を読込信号によって保持
する記憶回路、入力される電圧供給イネーブル信号によ
って制御される電圧供給用スイッチング素子と抵抗とで
構成される電圧供給回路及び送信ディジタル信号と送信
イネーブル信号とが入力されるオープンコレクタ出力オ
アゲートと、前記絶縁変圧器の一次巻線及び二次巻線の
他端側にそれぞれ接続されたストローブ信号が供給され
るサンプリング制御用インバータと、前記読込信号、電
圧供給イネーブル信号、送信イネーブル信号及びストロ
ーブ信号を信号伝達方向に応じて出力する制御回路とを
備え、前記制御回路は、前記絶縁変圧器の一次側及び二
次側間で双方向信号伝達を行うべく、ディジタル信号の
送信側となる前記絶縁変圧器の一次巻線及び二次巻線の
一方に対して電圧供給用スイッチング素子をオフ状態と
する電圧イネーブル信号、サンプリング制御用インバー
タの出力側をオン状態とするストローブ信号及び当該ス
トローブ信号と同期してディジタル信号を有効とする送
信イネーブル信号を出力する一方、受信側となる前記絶
縁変圧器の一次巻線及び二次巻線の他方に対して電圧供
給用スイッチング素子をオン状態とする電圧イネーブル
信号、前記送信側のストローブ信号に対して所定時間遅
れてサンプリング制御用インバータの出力側をオン状態
とするストローブ信号及び当該ストローブ信号に同期す
る読込信号を出力することを特徴としている。
この発明においては、絶縁変圧器の一次側から二次側
にディジタル信号を伝送する場合には、制御回路から送
信側となる一次側の電圧供給用スイッチング素子に対し
て電圧供給イネーブル信号を送出してこれをオフ状態に
制御して、電源の供給を遮断すると共に、サンプリング
制御用インバータに対してその出力側をオフ状態とする
ストローブ信号を送出して、このサンプリング制御用イ
ンバータの出力側をオン状態に制御することにより、一
次巻線の他端をグランドに接続し、且つオープンコレク
タ出力オアゲートに対してこれに供給されているディジ
タル信号を有効とする送信イネーブル信号を送出するこ
とにより、絶縁変圧器の一次巻線を送信ディジタル信号
の“0"/“1"に対応する低インピーダンス状態／高イン
ピーダンス状態に変化させる。
にディジタル信号を伝送する場合には、制御回路から送
信側となる一次側の電圧供給用スイッチング素子に対し
て電圧供給イネーブル信号を送出してこれをオフ状態に
制御して、電源の供給を遮断すると共に、サンプリング
制御用インバータに対してその出力側をオフ状態とする
ストローブ信号を送出して、このサンプリング制御用イ
ンバータの出力側をオン状態に制御することにより、一
次巻線の他端をグランドに接続し、且つオープンコレク
タ出力オアゲートに対してこれに供給されているディジ
タル信号を有効とする送信イネーブル信号を送出するこ
とにより、絶縁変圧器の一次巻線を送信ディジタル信号
の“0"/“1"に対応する低インピーダンス状態／高イン
ピーダンス状態に変化させる。
一方、受信側となる二次側の電圧供給スイッチング素
子に対してはこれをオン状態とする電圧供給イネーブル
信号を送出して、この電圧供給スイッチング素子をオン
状態に制御すると共に、オープンコレクタ出力オアゲー
トに対してこれに供給されているディジタル信号を無効
とする送信イネーブル信号を送出し、且つ送信側のスト
ローブ信号に対して所定時間遅延させたストローブ信号
をサンプリング制御用インバータに送出してその出力側
をオン状態に制御することにより、二次巻線の他端をグ
ランドに接続することによって、この二次側巻線に一次
巻線側の低インピーダンス状態／高インピーダンス状態
が誘起され、電圧供給スイッチング素子及び抵抗を介し
て供給されている電圧がディジタル送信信号の“1"/
“0"に応じて制御されて記憶回路に供給される。この状
態で記憶回路に読込信号が供給されることにより、ディ
ジタル送信信号に対応したディジタル受信信号が保持さ
れる。
子に対してはこれをオン状態とする電圧供給イネーブル
信号を送出して、この電圧供給スイッチング素子をオン
状態に制御すると共に、オープンコレクタ出力オアゲー
トに対してこれに供給されているディジタル信号を無効
とする送信イネーブル信号を送出し、且つ送信側のスト
ローブ信号に対して所定時間遅延させたストローブ信号
をサンプリング制御用インバータに送出してその出力側
をオン状態に制御することにより、二次巻線の他端をグ
ランドに接続することによって、この二次側巻線に一次
巻線側の低インピーダンス状態／高インピーダンス状態
が誘起され、電圧供給スイッチング素子及び抵抗を介し
て供給されている電圧がディジタル送信信号の“1"/
“0"に応じて制御されて記憶回路に供給される。この状
態で記憶回路に読込信号が供給されることにより、ディ
ジタル送信信号に対応したディジタル受信信号が保持さ
れる。
逆に、二次側から一次側にディジタル信号を送信する
場合には、制御回路で、上記の一次側に供給する電圧供
給イネーブル信号、ストローブ信号及び送信イネーブル
信号を二次側に、二次側に供給する電圧供給イネーブル
信号、ストローブ信号及び送信イネーブル信号を一次側
に供給することにより、ディジタル信号を二次側から一
次側に直流的に絶縁して伝達することができる。
場合には、制御回路で、上記の一次側に供給する電圧供
給イネーブル信号、ストローブ信号及び送信イネーブル
信号を二次側に、二次側に供給する電圧供給イネーブル
信号、ストローブ信号及び送信イネーブル信号を一次側
に供給することにより、ディジタル信号を二次側から一
次側に直流的に絶縁して伝達することができる。
以下、この発明の実施例を図面に基づいて説明する。
第１図はこの発明の一実施例を示す回路図である。
図中、Ｔは絶縁変圧器であって、その一次巻線l1の一
端に、抵抗RA及び電圧供給用スイッチング素子としての
PNP型トランジスタTAを介して一次側電源VccAが接続さ
れていると共に、オープンコレクタ出力オアゲートORA
の出力側が接続され、さらに記憶回路としてのＤ型フリ
ップフロップFAのＤ入力が接続されている。ここで、電
圧供給用トランジスタTAのベースには後述する制御回路
50から出力される電圧供給イネーブル信号＊VPAが入力
され、オアゲートORAの入力側には、同様に、制御回路5
0から出力される送信イネーブル信号＊TRAと送信ディジ
タル信号INAとが入力され、フリップフロップFAにはそ
のクロック入力に制御回路50から出力される読込信号CK
Aが入力される。
端に、抵抗RA及び電圧供給用スイッチング素子としての
PNP型トランジスタTAを介して一次側電源VccAが接続さ
れていると共に、オープンコレクタ出力オアゲートORA
の出力側が接続され、さらに記憶回路としてのＤ型フリ
ップフロップFAのＤ入力が接続されている。ここで、電
圧供給用トランジスタTAのベースには後述する制御回路
50から出力される電圧供給イネーブル信号＊VPAが入力
され、オアゲートORAの入力側には、同様に、制御回路5
0から出力される送信イネーブル信号＊TRAと送信ディジ
タル信号INAとが入力され、フリップフロップFAにはそ
のクロック入力に制御回路50から出力される読込信号CK
Aが入力される。
また、一次巻線l1の他端には、制御回路50からのスト
ローブ信号STBAが入力される読込サンプリング制御用イ
ンバータGAが接続され、このインバータGAと一次巻線l1
の接続点と直流電源VccAとの間に跳ね返り電圧吸収用ダ
イオードDAが接続されている。
ローブ信号STBAが入力される読込サンプリング制御用イ
ンバータGAが接続され、このインバータGAと一次巻線l1
の接続点と直流電源VccAとの間に跳ね返り電圧吸収用ダ
イオードDAが接続されている。
また、二次巻線l2には、一次巻線l1と全く同様に抵抗
RB、電圧供給用トランジスタTB、オープンコレクタ出力
オアゲードORB、Ｄ型フリップフロップFB、読込サンプ
リング制御用インバータGB及び跳ね返り電圧吸収用ダイ
オードDBが接続されている。
RB、電圧供給用トランジスタTB、オープンコレクタ出力
オアゲードORB、Ｄ型フリップフロップFB、読込サンプ
リング制御用インバータGB及び跳ね返り電圧吸収用ダイ
オードDBが接続されている。
そして、制御回路50は、一次側及び二次側で互いに絶
縁された各制御信号＊VPA，＊VPB，＊TRA，＊TRB，C
KA，CKB，STBA及びSTBBを同期して出力する。すなわ
ち、ディジタル信号の送信側については、電圧イネーブ
ル信号＊VPを論理値“1"に維持し、且つストローブ信号
STBを所定時間論理値“1"とすると共に、これに同期し
て送信イネーブル信号＊TRを論理値“0"とし、受信側に
ついては、制御信号＊TRを論理値“1"に維持し、且つ制
御信号＊VPを送信側のストローブ信号STBと同期して所
定時間論理値“0"とし、さらにストローブ信号STBを送
信側のストローブ信号STBに対して遅れて所定時間論理
値“1"とすると共に、このストローブ信号STBが論理値
“1"となっている間に読込信号CKを論理値“1"とする。
縁された各制御信号＊VPA，＊VPB，＊TRA，＊TRB，C
KA，CKB，STBA及びSTBBを同期して出力する。すなわ
ち、ディジタル信号の送信側については、電圧イネーブ
ル信号＊VPを論理値“1"に維持し、且つストローブ信号
STBを所定時間論理値“1"とすると共に、これに同期し
て送信イネーブル信号＊TRを論理値“0"とし、受信側に
ついては、制御信号＊TRを論理値“1"に維持し、且つ制
御信号＊VPを送信側のストローブ信号STBと同期して所
定時間論理値“0"とし、さらにストローブ信号STBを送
信側のストローブ信号STBに対して遅れて所定時間論理
値“1"とすると共に、このストローブ信号STBが論理値
“1"となっている間に読込信号CKを論理値“1"とする。
次に、上記実施例の動作を説明する。今、絶縁変圧器
Ｔの一次巻線l1側から二次巻線l2側にディジタル信号を
伝達する場合即ち絶縁変圧器Ｔの一次側が送信側とな
り、二次側が受信側となる場合について説明する。
Ｔの一次巻線l1側から二次巻線l2側にディジタル信号を
伝達する場合即ち絶縁変圧器Ｔの一次側が送信側とな
り、二次側が受信側となる場合について説明する。
ここで、送信ディジタル信号INAが論理値“0"である
場合には、制御回路50から先ず時点t1で第２図（ａ）に
示すように論理値“1"のストローブ信号STBAが出力さ
れ、これが一次側のサンプリング制御用インバータGAに
入力される。このため、インバータGAの出力は論理値
“0"となって絶縁変圧器Ｔの一次側巻線l1の一端が電源
VccAに対するグランドに接続される。このとき、電圧供
給イネーブル信号＊VPAは第２図（ｂ）に示すように論
理値“1"を維持し、これが電圧供給用トランジスタTAの
ベースに入力されているので、このトランジスタTAはオ
フ状態を維持し、電源VccAを遮断している。また、時点
t1で送信イネーブル信号＊TRAが論理値“1"から“0"に
反転され、これがオープンコレクタ出力オアゲートORA
に供給されることにより、このオアゲートORAの他方の
入力側に供給される論理値“0"のディジタル送信信号IN
Aを有効にし、オアゲートORAの出力はインバータGAと同
様にグランドレベルとなる。このため、絶縁変圧器Ｔの
一次巻線l1のインピーダンスは極めて小さくなって両端
が短絡状態となる。
場合には、制御回路50から先ず時点t1で第２図（ａ）に
示すように論理値“1"のストローブ信号STBAが出力さ
れ、これが一次側のサンプリング制御用インバータGAに
入力される。このため、インバータGAの出力は論理値
“0"となって絶縁変圧器Ｔの一次側巻線l1の一端が電源
VccAに対するグランドに接続される。このとき、電圧供
給イネーブル信号＊VPAは第２図（ｂ）に示すように論
理値“1"を維持し、これが電圧供給用トランジスタTAの
ベースに入力されているので、このトランジスタTAはオ
フ状態を維持し、電源VccAを遮断している。また、時点
t1で送信イネーブル信号＊TRAが論理値“1"から“0"に
反転され、これがオープンコレクタ出力オアゲートORA
に供給されることにより、このオアゲートORAの他方の
入力側に供給される論理値“0"のディジタル送信信号IN
Aを有効にし、オアゲートORAの出力はインバータGAと同
様にグランドレベルとなる。このため、絶縁変圧器Ｔの
一次巻線l1のインピーダンスは極めて小さくなって両端
が短絡状態となる。
一方、絶縁変圧器Ｔの受信側となる二次側では、第２
図（ｄ）に示すように、送信イネーブル信号＊TRBが論
理値“1"に維持され、これがオープンコレクタ出力オア
ゲートORBに入力されているので、ディジタル送信信号I
NBは無効とされていると共に、第２図（ｆ）に示すよう
に、電圧供給イネーブル信号＊VPBが時点t1で論理値
“1"から論理値“0"に反転され、これが電圧供給用トラ
ンジスタTBのベースに入力されることにより、このトラ
ンジスタTBがオン状態となり、抵抗RBを介して二次側電
源電圧VccBを絶縁変圧器Ｔの二次巻線l2の一端に供給す
る。
図（ｄ）に示すように、送信イネーブル信号＊TRBが論
理値“1"に維持され、これがオープンコレクタ出力オア
ゲートORBに入力されているので、ディジタル送信信号I
NBは無効とされていると共に、第２図（ｆ）に示すよう
に、電圧供給イネーブル信号＊VPBが時点t1で論理値
“1"から論理値“0"に反転され、これが電圧供給用トラ
ンジスタTBのベースに入力されることにより、このトラ
ンジスタTBがオン状態となり、抵抗RBを介して二次側電
源電圧VccBを絶縁変圧器Ｔの二次巻線l2の一端に供給す
る。
このとき、ストローブ信号STBBは、第２図（ｅ）に示
すように、論理値“0"を維持しているので、サンプリン
グ用インバータGBの出力は論理値“1"であり、フリップ
フロップFBのＤ入力には、第２図（ｇ）に示すように、
二次側電源電圧VccBが供給されることにより論理値“1"
が入力されている。
すように、論理値“0"を維持しているので、サンプリン
グ用インバータGBの出力は論理値“1"であり、フリップ
フロップFBのＤ入力には、第２図（ｇ）に示すように、
二次側電源電圧VccBが供給されることにより論理値“1"
が入力されている。
その後、時点t2でストローブ信号STBBが論理値“1"に
反転されると、サンプリング用インバータGBの出力が論
理値“0"となり、且つ絶縁変圧器Ｔの一次側電位（短絡
状態）が二次側にも誘起されるため、フリップフロップ
FBのＤ入力は第２図（ｇ）に示すように、論理値“0"に
反転する。この状態で、時点t3において読込信号CKBが
第２図（ｈ）に示すように論理値“1"に反転すると、こ
の反転時点でそのときの論理値“0"のＤ入力が読込まれ
てその出力信号OUTBは論理値“0"となり、これが絶縁出
力として出力される。
反転されると、サンプリング用インバータGBの出力が論
理値“0"となり、且つ絶縁変圧器Ｔの一次側電位（短絡
状態）が二次側にも誘起されるため、フリップフロップ
FBのＤ入力は第２図（ｇ）に示すように、論理値“0"に
反転する。この状態で、時点t3において読込信号CKBが
第２図（ｈ）に示すように論理値“1"に反転すると、こ
の反転時点でそのときの論理値“0"のＤ入力が読込まれ
てその出力信号OUTBは論理値“0"となり、これが絶縁出
力として出力される。
また、送信側となる一次側のディジタル送信信号INA
が論理値“1"である場合には、第３図（ｃ）に示すよう
に、送信イネーブル信号＊TRAが論理値“0"に反転する
時点t1でオープンコレクタ出力オアゲートORAの入力信
号INAを有効にすることができ、このオアゲートORAの出
力がオープン状態となる。このため、絶縁変圧器Ｔの一
次巻線l1のインピーダンスが高くなって開放状態とな
る。
が論理値“1"である場合には、第３図（ｃ）に示すよう
に、送信イネーブル信号＊TRAが論理値“0"に反転する
時点t1でオープンコレクタ出力オアゲートORAの入力信
号INAを有効にすることができ、このオアゲートORAの出
力がオープン状態となる。このため、絶縁変圧器Ｔの一
次巻線l1のインピーダンスが高くなって開放状態とな
る。
このため、絶縁変圧器Ｔの二次側で、第３図（ｅ）に
示すように、ストローブ信号STBBが論理値“1"に反転す
る時点t2で、サンプリング用インバータGBの出力は論理
値“0"となるが、絶縁変圧器Ｔの一次側巻線l1と同様に
二次側巻線も高インピーダンス状態となるので、インバ
ータGBの論理値“0"はフリップフロップFBに伝わりにく
く、Ｄ入力には、第３図（ｇ）に示すように、電圧供給
用トランジスタTB及び抵抗RBを介して二次側電源電圧Vc
cBの供給が継続されて論理値“1"の状態を維持し、これ
が時点t3で読込信号CKBが論理値“1"となることによ
り、フリップフロップFBに読込まれてその出力OUTBが第
３図（ｉ）に示すように論理値“0"から論理値“1"の状
態に反転し、これが絶縁出力として出力される。
示すように、ストローブ信号STBBが論理値“1"に反転す
る時点t2で、サンプリング用インバータGBの出力は論理
値“0"となるが、絶縁変圧器Ｔの一次側巻線l1と同様に
二次側巻線も高インピーダンス状態となるので、インバ
ータGBの論理値“0"はフリップフロップFBに伝わりにく
く、Ｄ入力には、第３図（ｇ）に示すように、電圧供給
用トランジスタTB及び抵抗RBを介して二次側電源電圧Vc
cBの供給が継続されて論理値“1"の状態を維持し、これ
が時点t3で読込信号CKBが論理値“1"となることによ
り、フリップフロップFBに読込まれてその出力OUTBが第
３図（ｉ）に示すように論理値“0"から論理値“1"の状
態に反転し、これが絶縁出力として出力される。
さらに、絶縁変圧器Ｔの二次側から一次側にディジタ
ル信号を伝達する場合には、前述した第２図及び第３図
で括弧書きしたように、制御信号、ストローブ信号及び
読込信号を入れ換えることにより、前述した一次側から
二次側にディジタル信号を伝達する場合と同様に信号伝
達を行うことができる。
ル信号を伝達する場合には、前述した第２図及び第３図
で括弧書きしたように、制御信号、ストローブ信号及び
読込信号を入れ換えることにより、前述した一次側から
二次側にディジタル信号を伝達する場合と同様に信号伝
達を行うことができる。
次に、前述した双方向絶縁形ディジタル信号伝達回路
を使用して多数ｎ個の双方向信号伝達を行う場合の実施
例を第４図について説明する。
を使用して多数ｎ個の双方向信号伝達を行う場合の実施
例を第４図について説明する。
この実施例では、多数ｎ個の絶縁変圧器T1〜Tnを設
け、これら絶縁変圧器T1〜Tnの一次巻線l1及び二次巻線
l2の一端に、オープンコレクタ出力オアゲートORA1〜OR
An及びORB1〜ORB2とｎ個の入出力端を有するレジスタRG
A及びRGBの各入力端とを個別に接続すると共に、個別の
抵抗RA1〜RAn及びRB1〜RBnを介して共通の電圧供給用ト
ランジスタTAのコレクタに接続し、絶縁変圧器T1〜Tnの
一次巻線l1及び二次巻線l2の他端を共通のサンプリング
制御用インバータGA及びGBの出力側に接続されている。
さらに、オープンコレクタ出力オアゲートORA1〜ORAn及
びORB1〜ORBnの一方の入力側に共通の送信イネーブル信
号＊TRA及び＊TRBが入力される。
け、これら絶縁変圧器T1〜Tnの一次巻線l1及び二次巻線
l2の一端に、オープンコレクタ出力オアゲートORA1〜OR
An及びORB1〜ORB2とｎ個の入出力端を有するレジスタRG
A及びRGBの各入力端とを個別に接続すると共に、個別の
抵抗RA1〜RAn及びRB1〜RBnを介して共通の電圧供給用ト
ランジスタTAのコレクタに接続し、絶縁変圧器T1〜Tnの
一次巻線l1及び二次巻線l2の他端を共通のサンプリング
制御用インバータGA及びGBの出力側に接続されている。
さらに、オープンコレクタ出力オアゲートORA1〜ORAn及
びORB1〜ORBnの一方の入力側に共通の送信イネーブル信
号＊TRA及び＊TRBが入力される。
なお、ストローブ信号STBA及びSTBBが入力されて絶縁
変圧器T1〜Tnを駆動するサンプリング用インバータGA及
びGBの負荷は、略抵抗RA1〜RAn及びRB1〜RBnを並列に接
続した抵抗値に等しく、これら抵抗RA1〜RAn及びRB1〜R
Bnを数ｋΩ程度に設定すれば、サンプリング用インバー
タGA及びGBとして通常のTTL標準インバータを用いて約1
0〜20個の絶縁変圧器を駆動することができる。
変圧器T1〜Tnを駆動するサンプリング用インバータGA及
びGBの負荷は、略抵抗RA1〜RAn及びRB1〜RBnを並列に接
続した抵抗値に等しく、これら抵抗RA1〜RAn及びRB1〜R
Bnを数ｋΩ程度に設定すれば、サンプリング用インバー
タGA及びGBとして通常のTTL標準インバータを用いて約1
0〜20個の絶縁変圧器を駆動することができる。
この実施例によると、動作的には、前述した第１図の
基本構成と同様の動作を行い、例えば絶縁変圧器T1〜Tn
の一次側から二次側にディジタル信号を伝達する場合、
送信側では、電圧供給イネーブル信号＊VPAを論理値
“1"に維持して絶縁変圧器T1〜Tnの一次巻線l1への電源
電圧VccAの供給を遮断し、送信イネーブル信号＊TRAを
論理値“0"としてディジタル入力信号INA1〜INAnを有効
化し、さらにストローブ信号STBAを論理値“1"とするこ
とにより、絶縁変圧器T1〜Tnの一次巻線l1を入力される
ディジタル信号INA1〜INAnが論理値“1"であるか論理値
“0"であるかによって開放状態とするか短絡状態とす
る。また、受信側では、電圧供給イネーブル信号＊VPB
を論理値“0"とすることにより、絶縁変圧器T1〜Tnの二
次巻線l2に電源電圧VccBを供給し、この状態で、ストロ
ーブ信号STBBを論理値“1"とすることにより、レジスタ
RGBの各入力がディジタル入力信号INA1〜INAnに応じて
高レベル又は低レベルとなり、この状態で読込信号CKB
を論理値“1"としてレジスタRGBに各入力を記憶させる
ことにより、レジスタRGBの出力側から入力信号INA1〜I
NAnに対応する絶縁出力OUTB1〜OUTBnを得ることができ
る。
基本構成と同様の動作を行い、例えば絶縁変圧器T1〜Tn
の一次側から二次側にディジタル信号を伝達する場合、
送信側では、電圧供給イネーブル信号＊VPAを論理値
“1"に維持して絶縁変圧器T1〜Tnの一次巻線l1への電源
電圧VccAの供給を遮断し、送信イネーブル信号＊TRAを
論理値“0"としてディジタル入力信号INA1〜INAnを有効
化し、さらにストローブ信号STBAを論理値“1"とするこ
とにより、絶縁変圧器T1〜Tnの一次巻線l1を入力される
ディジタル信号INA1〜INAnが論理値“1"であるか論理値
“0"であるかによって開放状態とするか短絡状態とす
る。また、受信側では、電圧供給イネーブル信号＊VPB
を論理値“0"とすることにより、絶縁変圧器T1〜Tnの二
次巻線l2に電源電圧VccBを供給し、この状態で、ストロ
ーブ信号STBBを論理値“1"とすることにより、レジスタ
RGBの各入力がディジタル入力信号INA1〜INAnに応じて
高レベル又は低レベルとなり、この状態で読込信号CKB
を論理値“1"としてレジスタRGBに各入力を記憶させる
ことにより、レジスタRGBの出力側から入力信号INA1〜I
NAnに対応する絶縁出力OUTB1〜OUTBnを得ることができ
る。
同様に、絶縁変圧器T1〜Tnの二次側から一次側にディ
ジタル信号を伝達する場合には、上記した場合の一次側
と二次側の信号を入れ換えることにより、ディジタル信
号の伝達を行うことができる。
ジタル信号を伝達する場合には、上記した場合の一次側
と二次側の信号を入れ換えることにより、ディジタル信
号の伝達を行うことができる。
なお、上記各実施例においては、電圧供給用スイッチ
ング素子としてPNP型トランジスタTA及びTBを適用した
場合について説明したが、これに限らず他の電界効果型
トランジスタ等のスイッチング機能を有する半導体素子
を適用することができる。
ング素子としてPNP型トランジスタTA及びTBを適用した
場合について説明したが、これに限らず他の電界効果型
トランジスタ等のスイッチング機能を有する半導体素子
を適用することができる。
また、サンプリング用スイッチング素子としてインバ
ータを適用した場合について説明したが、これに限らず
ナンドゲーム、ノアゲート等のスイッチング機能を有す
る素子を適用することができる。
ータを適用した場合について説明したが、これに限らず
ナンドゲーム、ノアゲート等のスイッチング機能を有す
る素子を適用することができる。
さらに、記憶回路としても、Ｄ型フリップフロップや
レジスタに限らず他の記憶回路を適用することができ
る。
レジスタに限らず他の記憶回路を適用することができ
る。
以上説明したように、この発明によれば、１つの絶縁
変圧器を使用して、その一次側から二次側へのディジタ
ル信号伝達とその逆の二次側から一次側へのディジタル
信号伝達との双方向信号伝達を行うことが可能となるた
め、絶縁変圧器の数を従来例のように送信側及び受信側
で個別にトランスを設ける場合に比較して半減させるこ
とができるという効果が得られる。
変圧器を使用して、その一次側から二次側へのディジタ
ル信号伝達とその逆の二次側から一次側へのディジタル
信号伝達との双方向信号伝達を行うことが可能となるた
め、絶縁変圧器の数を従来例のように送信側及び受信側
で個別にトランスを設ける場合に比較して半減させるこ
とができるという効果が得られる。
この結果、所要ｎビット数のディジタルパラレルデー
タを直流的に絶縁して半二重通信方式で双方向に伝達す
る場合には、所要ｎビット数に対応したｎ個の絶縁変圧
器を設けるだけで双方向信号伝達を行うことが可能とな
り、絶縁変圧器の数を従来の1/2にすることができるの
で、コストを低減することができると共に、限られたサ
イズのプリント基板をレイアウト設定する場合に、回路
分離、部品配置、パターン設計等の自由度を向上させる
ことができるという効果が得られる。
タを直流的に絶縁して半二重通信方式で双方向に伝達す
る場合には、所要ｎビット数に対応したｎ個の絶縁変圧
器を設けるだけで双方向信号伝達を行うことが可能とな
り、絶縁変圧器の数を従来の1/2にすることができるの
で、コストを低減することができると共に、限られたサ
イズのプリント基板をレイアウト設定する場合に、回路
分離、部品配置、パターン設計等の自由度を向上させる
ことができるという効果が得られる。
第１図はこの発明の一実施例を示す回路図、第２図及び
第３図はそれぞれ第１図の動作の説明に供する各部の信
号波形図、第４図はディジタルパラレルデータを双方向
伝達する場合の実施例を示す回路図、第５図は絶縁を施
した外部インタフェース回路を有する制御システムの構
成図、第６図及び第７図はそれぞれ従来例を示す回路図
である。 図中、T,T1〜Tnは絶縁変圧器、TA，TBは電圧供給用トラ
ンジスタ（電圧供給用スイッチング素子）、RA，RB，R
A1〜RAn，RB1〜RBnは抵抗、ORA，ORB，ORA1〜ORAn，OR
B1〜ORBnはオープンコレクタ出力オアゲート（送信制御
回路）、FA，FBはＤ型フリップフロップ（記憶回路）、
RGA，RGBはレジスタ（記憶回路）、GA，GBはサンプリン
グ制御用インバータ（サンプリング制御用スイッチング
素子）、50は制御回路である。
第３図はそれぞれ第１図の動作の説明に供する各部の信
号波形図、第４図はディジタルパラレルデータを双方向
伝達する場合の実施例を示す回路図、第５図は絶縁を施
した外部インタフェース回路を有する制御システムの構
成図、第６図及び第７図はそれぞれ従来例を示す回路図
である。 図中、T,T1〜Tnは絶縁変圧器、TA，TBは電圧供給用トラ
ンジスタ（電圧供給用スイッチング素子）、RA，RB，R
A1〜RAn，RB1〜RBnは抵抗、ORA，ORB，ORA1〜ORAn，OR
B1〜ORBnはオープンコレクタ出力オアゲート（送信制御
回路）、FA，FBはＤ型フリップフロップ（記憶回路）、
RGA，RGBはレジスタ（記憶回路）、GA，GBはサンプリン
グ制御用インバータ（サンプリング制御用スイッチング
素子）、50は制御回路である。
Claims (1)
- 【請求項１】一次巻線と直流的に絶縁された二次巻線を
有する絶縁変圧器と、該絶縁変圧器の一次巻線及び二次
巻線の一端側にそれぞれ接続された、当該絶縁変圧器の
出力信号を読込信号によって保持する記憶回路、入力さ
れる電圧供給イネーブル信号によって制御される電圧供
給用スイッチング素子と抵抗とで構成される電圧供給回
路及び送信ディジタル信号と送信イネーブル信号とが入
力されるオープンコレクタ出力オアゲートと、前記絶縁
変圧器の一次巻線及び二次巻線の他端側にそれぞれ接続
されたストローブ信号が供給されるサンプリング制御用
インバータと、前記読込信号、電圧供給イネーブル信
号、送信イネーブル信号及びストローブ信号を信号伝達
方向に応じて出力する制御回路とを備え、前記制御回路
は、前記絶縁変圧器の一次側及び二次側間で双方向信号
伝達を行うべく、ディジタル信号の送信側となる前記絶
縁変圧器の一次巻線及び二次巻線の一方に対して電圧供
給用スイッチング素子をオフ状態とする電圧イネーブル
信号、サンプリング制御用インバータの出力側をオン状
態とするストローブ信号及び当該ストローブ信号と同期
してディジタル信号を有効とする送信イネーブル信号を
出力する一方、受信側となる前記絶縁変圧器の一次巻線
及び二次巻線の他方に対して電圧供給用スイッチング素
子をオン状態とする電圧イネーブル信号、前記送信側の
ストローブ信号に対して所定時間遅れてサンプリング制
御用インバータの出力側をオン状態とするストローブ信
号及び当該ストローブ信号に同期する読込信号を出力す
ることを特徴とする双方向絶縁形ディジタル信号伝送回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16609389A JP2690362B2 (ja) | 1989-06-28 | 1989-06-28 | 双方向絶縁形ディジタル信号伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16609389A JP2690362B2 (ja) | 1989-06-28 | 1989-06-28 | 双方向絶縁形ディジタル信号伝達回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0332128A JPH0332128A (ja) | 1991-02-12 |
| JP2690362B2 true JP2690362B2 (ja) | 1997-12-10 |
Family
ID=15824869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16609389A Expired - Fee Related JP2690362B2 (ja) | 1989-06-28 | 1989-06-28 | 双方向絶縁形ディジタル信号伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690362B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6048052B2 (ja) * | 2012-10-11 | 2016-12-21 | 富士電機株式会社 | 信号伝送装置およびスイッチング電源装置 |
-
1989
- 1989-06-28 JP JP16609389A patent/JP2690362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332128A (ja) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690191B2 (en) | Bi-directional output buffer | |
| US7075329B2 (en) | Signal isolators using micro-transformers | |
| JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
| US5523703A (en) | Method and apparatus for controlling termination of current driven circuits | |
| JPH01501275A (ja) | トランシーバ用ターミネータ | |
| JPH0142013B2 (ja) | ||
| CA2290239A1 (en) | Simultaneous bidirectional data transmission system and method | |
| JP2690362B2 (ja) | 双方向絶縁形ディジタル信号伝達回路 | |
| US6850091B2 (en) | Bi-directional impedance matching circuit | |
| US5880606A (en) | Programmable driver circuit for multi-source buses | |
| JPS5917915B2 (ja) | 信号絶縁回路 | |
| JP3989628B2 (ja) | データ送受信回路 | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JP2714976B2 (ja) | 電気信管のデータ通信方法 | |
| KR940006657Y1 (ko) | 정보 송.수신 방법의 선택회로 | |
| JPS6247019B2 (ja) | ||
| JP3611980B2 (ja) | インターフェース回路 | |
| JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
| SU1598117A1 (ru) | Устройство дл передачи напр жени с гальванической разв зкой | |
| JPH0426903Y2 (ja) | ||
| JPH0373187B2 (ja) | ||
| JPH0161270B2 (ja) | ||
| JP2002359549A (ja) | 信号伝達回路 | |
| JPH05265949A (ja) | 集積回路装置 | |
| KR900005661B1 (ko) | 콘트롤러와 레이저 프린터간의 데이타신호 전송회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |