JPH0142013B2 - - Google Patents
Info
- Publication number
- JPH0142013B2 JPH0142013B2 JP59108475A JP10847584A JPH0142013B2 JP H0142013 B2 JPH0142013 B2 JP H0142013B2 JP 59108475 A JP59108475 A JP 59108475A JP 10847584 A JP10847584 A JP 10847584A JP H0142013 B2 JPH0142013 B2 JP H0142013B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- cmos
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/026—Shaping pulses by amplifying with a bidirectional operation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明はCMOS入出力回路、特にマイクロ
プロセツサに好適なCMOS入出力回路に関する
ものである。
プロセツサに好適なCMOS入出力回路に関する
ものである。
(従来の技術)
近年消費電力の少ないCMOS型ICマイクロプ
ロセツサおよびマイクロコンピユータの用途が増
加している。これらIC装置はI/Oポートピン
端子と内部データバス間に双方向に情報を伝達さ
せる複数のCMOS型入出力回路を内蔵している。
ロセツサおよびマイクロコンピユータの用途が増
加している。これらIC装置はI/Oポートピン
端子と内部データバス間に双方向に情報を伝達さ
せる複数のCMOS型入出力回路を内蔵している。
CMOS入出力回路は、一般に、I/Oポート
ピン端子に接続されたCMOS出力バツフアと、
I/Oピン端子の信号を入力し且つ雑音マージン
を大きくするCMOS入力バツフアと、この
CMOS入力バツフアの出力信号を内部データバ
スへ選択的に伝達する回路を内蔵している。
ピン端子に接続されたCMOS出力バツフアと、
I/Oピン端子の信号を入力し且つ雑音マージン
を大きくするCMOS入力バツフアと、この
CMOS入力バツフアの出力信号を内部データバ
スへ選択的に伝達する回路を内蔵している。
従来のCMOS出力バツフアを含む入出力回路
は、例えば、インテル社発行「マイクロコントロ
ーラハンドブツク」1983年版10−1および10−2
ページに記載されている。しかしこの従来の入出
力回路はI/Oポートをフローテイング状態にす
ることができない。従つてこの入出力回路はI/
Oポートに接続される外部回路の論理状態とI/
Oポートの出力論理レベルを一致させた後、パワ
ーダウンモードに入る必要がある。このCMOS
入出力回路は、プロセツサの処理機能を停止さ
せ、且つ消費電力を減少させて待機するパワーダ
ウンモード時、CMOS出力バツフアをフローテ
イング状態にしてI/Oポートピン端子と内部デ
ータバス間を電気的に分離して、外部回路の影響
を除去する機能を持つことが望まれる。
は、例えば、インテル社発行「マイクロコントロ
ーラハンドブツク」1983年版10−1および10−2
ページに記載されている。しかしこの従来の入出
力回路はI/Oポートをフローテイング状態にす
ることができない。従つてこの入出力回路はI/
Oポートに接続される外部回路の論理状態とI/
Oポートの出力論理レベルを一致させた後、パワ
ーダウンモードに入る必要がある。このCMOS
入出力回路は、プロセツサの処理機能を停止さ
せ、且つ消費電力を減少させて待機するパワーダ
ウンモード時、CMOS出力バツフアをフローテ
イング状態にしてI/Oポートピン端子と内部デ
ータバス間を電気的に分離して、外部回路の影響
を除去する機能を持つことが望まれる。
(発明が解決しようとする問題)
この場合、I/Oポートピン端子が開放状態
(高入力インピーダンス)になると、電位がフロ
ーテイング状態になり、CMOS入力バツフアを
構成するPおよびNチヤンネルMOSトランジス
タが同時に導通状態となり、パワーダウンモード
においても電力を消費する。
(高入力インピーダンス)になると、電位がフロ
ーテイング状態になり、CMOS入力バツフアを
構成するPおよびNチヤンネルMOSトランジス
タが同時に導通状態となり、パワーダウンモード
においても電力を消費する。
I/Oポートピン端子に外付けのプルアツプ又
はプルダウン抵抗を接続してCMOS入力バツフ
アの入力ゲートの電位をH又はLレベルに固定す
ると、I/Oポートピン端子のフローテイング状
態を防止することができるが、この外付抵抗によ
る電力消費が発生する。又外付抵抗部品のための
取付場所が必要となり、使用者にとつてCMOS
入出力回路を含むCMOS IC装置の取扱いが不便
であつた。
はプルダウン抵抗を接続してCMOS入力バツフ
アの入力ゲートの電位をH又はLレベルに固定す
ると、I/Oポートピン端子のフローテイング状
態を防止することができるが、この外付抵抗によ
る電力消費が発生する。又外付抵抗部品のための
取付場所が必要となり、使用者にとつてCMOS
入出力回路を含むCMOS IC装置の取扱いが不便
であつた。
本発明の目的はパワーダウン時において確実に
低消費電力動作が可能なCMOS入出力回路を提
供することにある。
低消費電力動作が可能なCMOS入出力回路を提
供することにある。
本発明の他の目的はI/Oポートのフローテイ
ング状態を防止する外付のプルアツプ又はプルダ
ウン抵抗を必要としないCMOS入出力回路を提
供することにある。
ング状態を防止する外付のプルアツプ又はプルダ
ウン抵抗を必要としないCMOS入出力回路を提
供することにある。
(問題点を解決するための手段)
本発明のCMOS入出力回路はCMOS出力バツ
フア回路を含み、データバスとI/Oポート端子
間に信号を双方向に伝達するCMOS入出力回路
において、このCMOSバツフア回路がフローテ
イング状態にある時、制御信号によりI/Oポー
トの情報にかかわらず、“L”又は“H”レベル
に固定された出力信号を出力する入力制御回路を
有することを特徴とする。
フア回路を含み、データバスとI/Oポート端子
間に信号を双方向に伝達するCMOS入出力回路
において、このCMOSバツフア回路がフローテ
イング状態にある時、制御信号によりI/Oポー
トの情報にかかわらず、“L”又は“H”レベル
に固定された出力信号を出力する入力制御回路を
有することを特徴とする。
(実施例)
第2図は例えば、マイクロプロセツサ内のデー
タバスに結合された本発明による複数のCMOS
入出力回路を示している。
タバスに結合された本発明による複数のCMOS
入出力回路を示している。
第2図において、CMOS入出力回路102,
104,106,108の一方の入出力部は内部
データバス100の各ビツト線に接続され、他方
の入出力部はI/OPORT1〜4に接続されてい
る。
104,106,108の一方の入出力部は内部
データバス100の各ビツト線に接続され、他方
の入出力部はI/OPORT1〜4に接続されてい
る。
I/O入出力回路において、書込み信号Wが入
力されるとデータバス100の内容がI/
OPORTへ出力され、読込み信号Rが入力される
とI/OPORTの内容がデータバス100へ入力
される。又マイクロプロセツサのパワーダウンモ
ード時に制御信号Cが入力されると、I/
OPORTをフローテイング状態にすると共に、内
部制御回路の出力レベルを“L”又は“H”レベ
ルに固定して、I/OPORTの電位レベルが変動
しても内部制御回路がオンオフ動作しない様にし
て、パワーダウン時においてもCMOS入出力回
路の低消費電力化を実現する。
力されるとデータバス100の内容がI/
OPORTへ出力され、読込み信号Rが入力される
とI/OPORTの内容がデータバス100へ入力
される。又マイクロプロセツサのパワーダウンモ
ード時に制御信号Cが入力されると、I/
OPORTをフローテイング状態にすると共に、内
部制御回路の出力レベルを“L”又は“H”レベ
ルに固定して、I/OPORTの電位レベルが変動
しても内部制御回路がオンオフ動作しない様にし
て、パワーダウン時においてもCMOS入出力回
路の低消費電力化を実現する。
第1図は本発明のCMOS入出力回路の好まし
い実施例である。
い実施例である。
第1図において、入出力回路102は書込み信
号Wが入力されるとデータバスのビツトラインB
3の信号を一時的に記憶且つ出力するラツチ回路
200と、PおよびN MOSトランジスタから
構成され且つI/OPORT1に接続された出力部
を有するCMOS出力バツフア202と、ラツチ
回路200の出力信号を出力バツフア202へ伝
達し且つ制御信号Cが入力されると出力バツフア
202のPおよびN MOSトランジスタを非導
通状態にする出力制御回路204と、読込み信号
Rが入力されるとI/OPORT1の信号をビツト
ラインB3へ伝達する入力バツフア回路206
と、I/OPORT1の信号をゲート回路206へ
伝達し且つ前述の制御信号Cが入力されるとI/
OPORT1とゲート回路206間をしや断する入
力バツフア回路208から構成されている。ラツ
チ回路200は、例えば、CMOS回路より構成
されたデータタイプフリツプフロツプ回路であ
る。出力制御回路204は、例えば、CMOSイ
ンバータ210、CMOS OR論理回路212、
CMOS NOR論理回路214から構成される。入
力バツフア回路206は、例えば第6図の如き直
列接続されたn MOSトランジスタで構成され
る。入力制御回路208は、例例えば、NOR論
理回路218であり、第7図の如くCMOS回路
から構成される。
号Wが入力されるとデータバスのビツトラインB
3の信号を一時的に記憶且つ出力するラツチ回路
200と、PおよびN MOSトランジスタから
構成され且つI/OPORT1に接続された出力部
を有するCMOS出力バツフア202と、ラツチ
回路200の出力信号を出力バツフア202へ伝
達し且つ制御信号Cが入力されると出力バツフア
202のPおよびN MOSトランジスタを非導
通状態にする出力制御回路204と、読込み信号
Rが入力されるとI/OPORT1の信号をビツト
ラインB3へ伝達する入力バツフア回路206
と、I/OPORT1の信号をゲート回路206へ
伝達し且つ前述の制御信号Cが入力されるとI/
OPORT1とゲート回路206間をしや断する入
力バツフア回路208から構成されている。ラツ
チ回路200は、例えば、CMOS回路より構成
されたデータタイプフリツプフロツプ回路であ
る。出力制御回路204は、例えば、CMOSイ
ンバータ210、CMOS OR論理回路212、
CMOS NOR論理回路214から構成される。入
力バツフア回路206は、例えば第6図の如き直
列接続されたn MOSトランジスタで構成され
る。入力制御回路208は、例例えば、NOR論
理回路218であり、第7図の如くCMOS回路
から構成される。
次に第3図、第4図、第5図のタイミング図を
参照して本発明のCMOS入出力回路の動作を説
明する。
参照して本発明のCMOS入出力回路の動作を説
明する。
(1) データ出力モード
第3図を参照してデータバス100のビツト
ラインB3のデータをI/OPORT1へ伝達す
るデータ出力モードを説明する。ステートS1期
間において、例えばビツトラインB3、書込み
信号W、読込み信号R、制御信号C、I/
OPORT1は全て“L”レベル状態にあるもの
と仮定する。
ラインB3のデータをI/OPORT1へ伝達す
るデータ出力モードを説明する。ステートS1期
間において、例えばビツトラインB3、書込み
信号W、読込み信号R、制御信号C、I/
OPORT1は全て“L”レベル状態にあるもの
と仮定する。
まずステートS2期間に、ビツトラインB3が
“H”レベルになる。次にこのビツトラインB
3のHレベル信号をI/OPORT1へ出力する
ため、ラツチ回路200に書込み信号Wが入力
されると、ラツチ回路200はビツトラインB
3の“H”レベル信号保持し、且つ出力制御回
路204に出力する。同時に、制御信号Cは
“L”レベルのままであるので、この出力制御
回路204は出力バツフア202のPおよびN
MOSトランジスタへ“L”レベル信号を出
力する。従つて出力バツフア202の出力は
“H”レベル信号にあるので、ビツトラインB
3の“H”レベル信号がI/OPORT3へ伝達
されたことになる。
“H”レベルになる。次にこのビツトラインB
3のHレベル信号をI/OPORT1へ出力する
ため、ラツチ回路200に書込み信号Wが入力
されると、ラツチ回路200はビツトラインB
3の“H”レベル信号保持し、且つ出力制御回
路204に出力する。同時に、制御信号Cは
“L”レベルのままであるので、この出力制御
回路204は出力バツフア202のPおよびN
MOSトランジスタへ“L”レベル信号を出
力する。従つて出力バツフア202の出力は
“H”レベル信号にあるので、ビツトラインB
3の“H”レベル信号がI/OPORT3へ伝達
されたことになる。
(2) データ入力モード
第4図を参照して、I/OPORT1のデータ
をビツトラインB3へ伝達するデータ入力モー
ドを説明する。
をビツトラインB3へ伝達するデータ入力モー
ドを説明する。
まずステートS1期間において、例えば、I/
OPORT1、書込み信号W、読込み信号R、制
御信号Cは全て“L”レベル状態にあり、且
つ、データバスのビツトラインB3および入力
バツフア206の信号は“H”レベル状態にあ
るものと仮定する。
OPORT1、書込み信号W、読込み信号R、制
御信号Cは全て“L”レベル状態にあり、且
つ、データバスのビツトラインB3および入力
バツフア206の信号は“H”レベル状態にあ
るものと仮定する。
この場合、制御信号Cが“L”レベルである
ので、入力制御回路208はI/OPORT1に
印加されている“L”レベル反転信号“H”レ
ベル信号を出力する。
ので、入力制御回路208はI/OPORT1に
印加されている“L”レベル反転信号“H”レ
ベル信号を出力する。
次にステートS2期間に“H”レベルの読出し
信号Rが入力されると、読出し信号Rの出力期
間中入力バツフア206は、“L”レベルの信
号をビツトラインB3へ出力する。このビツト
ラインの“L”レベル信号は、例えば、マイク
ロプロセツサ内のメモリへ蓄積される。
信号Rが入力されると、読出し信号Rの出力期
間中入力バツフア206は、“L”レベルの信
号をビツトラインB3へ出力する。このビツト
ラインの“L”レベル信号は、例えば、マイク
ロプロセツサ内のメモリへ蓄積される。
次にステートS3期間において、読出し信号R
が再び“L”レベルになると、ビツトラインB
3は“H”レベル状態になる。
が再び“L”レベルになると、ビツトラインB
3は“H”レベル状態になる。
(3) パワーダウンモード
次にパワーダウンモードにおけるCMOS入
出力回路102の動作を第5図を参照して説明
する。
出力回路102の動作を第5図を参照して説明
する。
まずステートS1期間において、書込み信号
W、読込み信号R、制御信号Cは全て“L”レ
ベル状態にあり且つビツトラインB3の信号は
“H”レベル状態にあり、I/OPORT1の信
号は“H”又は“L”レベル状態にあるものと
仮定する。
W、読込み信号R、制御信号Cは全て“L”レ
ベル状態にあり且つビツトラインB3の信号は
“H”レベル状態にあり、I/OPORT1の信
号は“H”又は“L”レベル状態にあるものと
仮定する。
次にステートS2期間にパワーダウンモードに
なると、例えば、マイクロプロセツサ又はマイ
クロコンピユータ内部のレジスタ(図示せず)
から“H”レベルの制御信号Cが出力制御回路
204および入力制御回路208に入力され
る。
なると、例えば、マイクロプロセツサ又はマイ
クロコンピユータ内部のレジスタ(図示せず)
から“H”レベルの制御信号Cが出力制御回路
204および入力制御回路208に入力され
る。
これにより、ラツチ回路200の出力信号状
態にかかわらず、出力制御回路204のOR回
路212および214NOR回路はそれぞれ
“H”および“L”レベル信号を出力バツフア
202のPおよびN MOSトランジスタのゲ
ートに出力する。従つて出力バツフア202の
PおよびN MOSトランジスタは共に非導通
状態となるため、I/OPORT1はフローテイ
ング状態となる。一方入力制御回路208の出
力信号はHレベルの制御信号Cにより、I/
OPORT1の出力状態にかかわらず、強制的に
“L”レベルになる。この場合、入力制御回路
208として例えば第6図に示される様に、
CMOS NOR回路を使用すると、負荷を構成す
る直列接続された複数のPMOSトランジスタ
の一方が必ず非導通状態に固定されるので、
I/OPORT1の電位レベルが変動しても入力
制御回路208の電源端子VDDと接地間が導通
することが防止される。
態にかかわらず、出力制御回路204のOR回
路212および214NOR回路はそれぞれ
“H”および“L”レベル信号を出力バツフア
202のPおよびN MOSトランジスタのゲ
ートに出力する。従つて出力バツフア202の
PおよびN MOSトランジスタは共に非導通
状態となるため、I/OPORT1はフローテイ
ング状態となる。一方入力制御回路208の出
力信号はHレベルの制御信号Cにより、I/
OPORT1の出力状態にかかわらず、強制的に
“L”レベルになる。この場合、入力制御回路
208として例えば第6図に示される様に、
CMOS NOR回路を使用すると、負荷を構成す
る直列接続された複数のPMOSトランジスタ
の一方が必ず非導通状態に固定されるので、
I/OPORT1の電位レベルが変動しても入力
制御回路208の電源端子VDDと接地間が導通
することが防止される。
本発明の実施例において、入力制御回路208
に第8図に示される様にヒスステリシス特性を持
つCMOS NOR回路を使用すると、高雑音マージ
ンが得られるので、通常動作時のI/OPORTの
電位レベルの変動に対してより安定な特性が得ら
れる。
に第8図に示される様にヒスステリシス特性を持
つCMOS NOR回路を使用すると、高雑音マージ
ンが得られるので、通常動作時のI/OPORTの
電位レベルの変動に対してより安定な特性が得ら
れる。
又入力制御回路208にCMOS OR回路を使
用してパワーダウン時“H”レベルに固定するこ
とも可能である。この場合入力バツフア206の
入力部はインバータ機能が不要となる。
用してパワーダウン時“H”レベルに固定するこ
とも可能である。この場合入力バツフア206の
入力部はインバータ機能が不要となる。
(発明の効果)
以上説明した様に本発明によるCMOS入出力
回路は、パワーダウンモードにおいて、I/
OPORTがフローテイング状態にあり、且つその
電位レベルが変動しても、電源電位から接地電位
へかん通電流が流れる回路成分がないので、低消
費電力化が可能となる。
回路は、パワーダウンモードにおいて、I/
OPORTがフローテイング状態にあり、且つその
電位レベルが変動しても、電源電位から接地電位
へかん通電流が流れる回路成分がないので、低消
費電力化が可能となる。
更に従来回路のようにI/OPORTに外付けの
プルアツプ抵抗又はプルダウン抵抗を接続するこ
となく、CMOS入出力回路をパワーダウンモー
ドにすることができるので、システムを構成する
場合の構成素子数の削減および空間占有率の向上
が可能となる。
プルアツプ抵抗又はプルダウン抵抗を接続するこ
となく、CMOS入出力回路をパワーダウンモー
ドにすることができるので、システムを構成する
場合の構成素子数の削減および空間占有率の向上
が可能となる。
本発明のCMOS入出力回路はCMOSマイクロ
プロセツサおよびCMOSマイクロコンピユータ
の入出力回路として特に好適である。
プロセツサおよびCMOSマイクロコンピユータ
の入出力回路として特に好適である。
第1図は本発明によるCMOS入出力回路の一
実施例である。第2図は本発明による複数の
CMOS入出力回路のブロツク図である。第3図
は本発明によるCMOS入出力回路のデータ出力
モードを示すタイミング図である。第4図は本発
明によるCMOS入出力回路のデータ入力モード
を示すタイミング図である。第5図は本発明によ
るCMOS入出力回路のパワーダウンモードを示
すタイミング図である。第6図は第1図に示され
る入力バツフア回路の一実施例を示す図である。
第7図は第1図に示される入力制御回路の一実施
例を示す図である。第8図はヒステリシス特性を
有する入力制御回路を示す図である。 102,104,106,108……CMOS
入出力回路、200……一時記憶回路、202…
…出力バツフア、204……出力制御回路、20
6……入力バツフア、208……入力制御回路。
実施例である。第2図は本発明による複数の
CMOS入出力回路のブロツク図である。第3図
は本発明によるCMOS入出力回路のデータ出力
モードを示すタイミング図である。第4図は本発
明によるCMOS入出力回路のデータ入力モード
を示すタイミング図である。第5図は本発明によ
るCMOS入出力回路のパワーダウンモードを示
すタイミング図である。第6図は第1図に示され
る入力バツフア回路の一実施例を示す図である。
第7図は第1図に示される入力制御回路の一実施
例を示す図である。第8図はヒステリシス特性を
有する入力制御回路を示す図である。 102,104,106,108……CMOS
入出力回路、200……一時記憶回路、202…
…出力バツフア、204……出力制御回路、20
6……入力バツフア、208……入力制御回路。
Claims (1)
- 【特許請求の範囲】 1 データバスの情報を一時記憶する回路と、信
号入力部と、I/Oポートに接続された信号出力
部を有し且つ前記データバスの情報を前記I/O
ポートに出力するCMOS出力バツフアと、前記
記憶回路の出力部と前記CMOS出力バツフアの
出力部間に接続され、且つ制御信号が入力される
と前記CMOS出力バツフアをフローテイング状
態にする出力制御回路と、信号入力部と、前記デ
ータバスに接続された信号出力部を有し、且つ選
択的に前記I/Oポートの情報を前記データバス
に伝達する入力バツフア回路、前記I/Oポート
と前記信号伝送回路の信号入力部間に接続され、
且つ前記制御信号が入力されると、前記I/Oポ
ートの情報にかかわらず、“L”又は“H”レベ
ルに固定された信号を出力する入力制御回路を有
することを特徴とするCMOS入出力回路。 2 前記入力制御回路がCMOS構成であること
を特徴とする特許請求の範囲第1項記載の
CMOS入出力回路。 3 前記入力制御回路がNOR論理回路であるこ
とを特徴とする特許請求の範囲第2項記載の
CMOS入出力回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59108475A JPS60252979A (ja) | 1984-05-30 | 1984-05-30 | Cmos入出力回路 |
KR1019850003675A KR910001327B1 (ko) | 1984-05-30 | 1985-05-28 | Cmos 입 출력회로 |
US06/739,304 US4680491A (en) | 1984-05-30 | 1985-05-29 | CMOS data input-output circuit |
DE8585106665T DE3583537D1 (de) | 1984-05-30 | 1985-05-30 | Cmos-eingabe-/ausgabeschaltung. |
EP85106665A EP0163305B1 (en) | 1984-05-30 | 1985-05-30 | Cmos type input-output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59108475A JPS60252979A (ja) | 1984-05-30 | 1984-05-30 | Cmos入出力回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3212315A Division JPH05233840A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60252979A JPS60252979A (ja) | 1985-12-13 |
JPH0142013B2 true JPH0142013B2 (ja) | 1989-09-08 |
Family
ID=14485697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59108475A Granted JPS60252979A (ja) | 1984-05-30 | 1984-05-30 | Cmos入出力回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4680491A (ja) |
EP (1) | EP0163305B1 (ja) |
JP (1) | JPS60252979A (ja) |
KR (1) | KR910001327B1 (ja) |
DE (1) | DE3583537D1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208251A (ja) * | 1985-03-12 | 1986-09-16 | Matsushita Electronics Corp | 集積回路装置 |
JPS62197856A (ja) * | 1986-02-25 | 1987-09-01 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ |
FR2609831B1 (fr) * | 1987-01-16 | 1989-03-31 | Thomson Semiconducteurs | Circuit de lecture pour memoire |
US4804864A (en) * | 1987-03-09 | 1989-02-14 | Rockwell International Corporation | Multiphase CMOS toggle flip-flop |
US4829515A (en) * | 1987-05-01 | 1989-05-09 | Digital Equipment Corporation | High performance low pin count bus interface |
US4774422A (en) * | 1987-05-01 | 1988-09-27 | Digital Equipment Corporation | High speed low pin count bus interface |
JPH01100656A (ja) * | 1987-10-13 | 1989-04-18 | Nec Corp | マイクロコンピュータの出力回路 |
US4835418A (en) * | 1987-11-17 | 1989-05-30 | Xilinx, Inc. | Three-state bidirectional buffer |
US4908796A (en) * | 1988-05-24 | 1990-03-13 | Dallas Semiconductor Corporation | Registered outputs for a memory device |
US4987319A (en) * | 1988-09-08 | 1991-01-22 | Kawasaki Steel Corporation | Programmable input/output circuit and programmable logic device |
US4982115A (en) * | 1989-02-02 | 1991-01-01 | Rockwell International Corporation | Digital signal direction detection circuit |
JPH0821846B2 (ja) * | 1989-02-03 | 1996-03-04 | 日本電気株式会社 | ワイアード信号ドライブ回路 |
EP0420203A3 (en) * | 1989-09-29 | 1991-06-19 | Siemens Aktiengesellschaft | Circuit for controlling a bidirectional bus drive |
US5030853A (en) * | 1990-03-21 | 1991-07-09 | Thunderbird Technologies, Inc. | High speed logic and memory family using ring segment buffer |
US5105105A (en) * | 1990-03-21 | 1992-04-14 | Thunderbird Technologies, Inc. | High speed logic and memory family using ring segment buffer |
US5043606A (en) * | 1990-03-30 | 1991-08-27 | Seagate Technology, Inc. | Apparatus and method for programmably controlling the polarity of an I/O signal of a magnetic disk drive |
JP2604276B2 (ja) * | 1990-11-20 | 1997-04-30 | 三菱電機株式会社 | 半導体記憶装置 |
JPH05233840A (ja) * | 1991-08-23 | 1993-09-10 | Oki Electric Ind Co Ltd | 半導体装置 |
DE69320417T3 (de) * | 1992-06-12 | 2004-05-19 | Texas Instruments Inc., Dallas | Verfahren und Gerät zur Änderung der Taktfrequenz eines Prozessors |
US5602496A (en) * | 1992-06-17 | 1997-02-11 | Advanced Micro Devices, Inc. | Input buffer circuit including an input level translator with sleep function |
US5424589A (en) * | 1993-02-12 | 1995-06-13 | The Board Of Trustees Of The Leland Stanford Junior University | Electrically programmable inter-chip interconnect architecture |
US5324996A (en) * | 1993-02-16 | 1994-06-28 | Ast Research, Inc. | Floating fault tolerant input buffer circuit |
US5373470A (en) * | 1993-03-26 | 1994-12-13 | United Memories, Inc. | Method and circuit for configuring I/O devices |
JP3406444B2 (ja) * | 1995-01-10 | 2003-05-12 | 富士通株式会社 | データ転送システムのバス制御装置 |
US5517135A (en) * | 1995-07-26 | 1996-05-14 | Xilinx, Inc. | Bidirectional tristate buffer with default input |
CA2192426C (en) * | 1996-01-03 | 2000-08-01 | Richard Ng | Bidirectional voltage translator |
FR2753586B1 (fr) * | 1996-09-18 | 1998-11-20 | Sgs Thomson Microelectronics | Circuit tampon de sortie de signaux logiques |
US6023174A (en) * | 1997-07-11 | 2000-02-08 | Vanguard International Semiconductor Corporation | Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols |
JPH11175502A (ja) * | 1997-12-08 | 1999-07-02 | Mitsubishi Electric Corp | 半導体装置 |
DE19855372A1 (de) * | 1998-12-01 | 2000-06-08 | Bosch Gmbh Robert | Vorrichtung zur bidirektionalen Signalübertragung |
JP2000183719A (ja) * | 1998-12-11 | 2000-06-30 | Nec Corp | 入力回路、出力回路及び入出力回路、並びに該入出力回路を備えた信号伝送システム |
KR100465599B1 (ko) | 2001-12-07 | 2005-01-13 | 주식회사 하이닉스반도체 | 데이타 출력 버퍼 |
US7230450B2 (en) * | 2004-05-18 | 2007-06-12 | Intel Corporation | Programming semiconductor dies for pin map compatibility |
US7577029B2 (en) * | 2007-05-04 | 2009-08-18 | Mosaid Technologies Incorporated | Multi-level cell access buffer with dual function |
US7795914B2 (en) * | 2007-11-02 | 2010-09-14 | International Business Machines Corporation | Circuit design methodology to reduce leakage power |
US10322309B2 (en) | 2014-09-19 | 2019-06-18 | Doree Feldman | Weighted garment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4063225A (en) * | 1976-03-08 | 1977-12-13 | Rca Corporation | Memory cell and array |
JPS6041364B2 (ja) * | 1980-08-29 | 1985-09-17 | 富士通株式会社 | 出力バッファ回路 |
JPH11774A (ja) * | 1997-06-10 | 1999-01-06 | Ishikawajima Harima Heavy Ind Co Ltd | レーザ・ウォータジェット複合切断方法及び装置 |
-
1984
- 1984-05-30 JP JP59108475A patent/JPS60252979A/ja active Granted
-
1985
- 1985-05-28 KR KR1019850003675A patent/KR910001327B1/ko not_active IP Right Cessation
- 1985-05-29 US US06/739,304 patent/US4680491A/en not_active Expired - Lifetime
- 1985-05-30 EP EP85106665A patent/EP0163305B1/en not_active Revoked
- 1985-05-30 DE DE8585106665T patent/DE3583537D1/de not_active Revoked
Also Published As
Publication number | Publication date |
---|---|
EP0163305B1 (en) | 1991-07-24 |
KR910001327B1 (ko) | 1991-03-04 |
JPS60252979A (ja) | 1985-12-13 |
US4680491A (en) | 1987-07-14 |
KR850008017A (ko) | 1985-12-11 |
EP0163305A2 (en) | 1985-12-04 |
DE3583537D1 (de) | 1991-08-29 |
EP0163305A3 (en) | 1988-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0142013B2 (ja) | ||
US6690191B2 (en) | Bi-directional output buffer | |
EP0072686B1 (en) | A buffer circuit including inverter circuitry | |
US4697107A (en) | Four-state I/O control circuit | |
US5285409A (en) | Serial input/output memory with a high speed test device | |
US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
KR100439089B1 (ko) | 데이터처리시스템,외부장치액세스방법,및데이터처리기 | |
US5752077A (en) | Data processing system having a multi-function input/output port with individual pull-up and pull-down control | |
US5440248A (en) | Power-saver differential input buffer | |
US5684411A (en) | Self-configuring bus | |
US5426432A (en) | IC card | |
US6211702B1 (en) | Input circuit | |
CA1304805C (en) | Data transmission system | |
US4567575A (en) | Voltage level compensating interface circuit for inter-logic circuit data transmission system | |
US6150844A (en) | High voltage tolerance output stage | |
JPH05233840A (ja) | 半導体装置 | |
US6816417B2 (en) | Input/output buffer circuit | |
JPS6227408B2 (ja) | ||
US4447813A (en) | Programmable bus for the control of electronic apparatus | |
JPS62297916A (ja) | デ−タ入力回路 | |
JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
JPH0454510Y2 (ja) | ||
JP3255662B2 (ja) | 出力回路及びデータ転送装置 | |
JP3015460B2 (ja) | 半導体集積回路 | |
JPH0467665B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |