JPS62297916A - デ−タ入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

３、発明の詳細な説明 〔産業上の利用分野〕 この発明は、バスに接続される論理回路Ｅこ関し。 データがアナログ値、ディジタル値を共有する入方回路
瘉こ関するものである。 〔従来の技術〕 従来のデータ入力回路の一例として、１１！３図に示す
様な回路があった。！！３図において、

【１）はディジ
タル信号、アナログ信号共用の入力ポート、（２）はそ
れぞれの信号を内部データ・バス（３）又は、Ａ／Ｄ変
換器（４）へ伝送するデータ・バス、（５）、　（６）
はディジタル信号用のバッファ、（７）はポート読み出
し第１の信号（８）によってオンするＷｌｌのトランス
ファゲート、（９）はポート読み出し第２の信号αＱに
よってオンする第２のトランスファゲートである。 次に動作について説明する。このポートの入力動作は大
別して、次の２種類がある。（５）ディジタル信号を入
力する。ＩＢＩアナログ信号を入力する。 まず、囚の動作ｉこついて説明する。入力ポート（１）
から、ディジタル信号を読み取りデータ・バス【２】に
その信号をのせる。バッファー＋５）、　＋６）で増幅
させ、第１のトランスファゲート（７）をポート読み出
し第１の信号（８）によって開き、内部データ・バス（
３）へと伝送する。 次ｌこ（Ｂ）の動作について説明する。入力ポート（１
）よりアナログ信号を読み取り、データ・バス（２）に
その信号をのせて、第２のトランスファゲート（９）を
ボート読み出し第２の信号αＱによって開き、アナログ
データ・バスに伝送し、Ａ／Ｄ変換器（４）に入力する
。 〔発明が解決しようとする問題点〕 従来のデータ入力回路において、（Ｂ）動作で、バッフ
ァ（５）のスレショルド電圧の中間値（２，５Ｖ程度）
を入力したとき、バッファ（５〕を構成するｎチャンネ
ルトランジスタとｐチャンネルトランジスタと共にオン
して貫通電流が流れてしまうので。 不用な電力の損失をまねいてしまう問題点があったＯ この発明は上記のような問題点を解消するためになされ
たもので、アナログ信号入力時のバッファにおける貫通
電流８無くすとともに、不用な電力損失を無くするよう
にしたデータ入力回路を得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係るデータ入力回路は、ＮＡＮＤゲートを付
加し、その一方の入力壷こ、ポート読み出し信号を入力
し、他方の入力ポートからの入力データ・バスを入力す
るようＥこしたものである。 〔作用〕 この発明におけるＮＡＮＤゲートを用い、その一方の入
力にポート読み出し信号を入力したものは、アナログ信
号入力時に、他方の入力にポートからの入力データ・バ
スにスレショルド近傍の電圧（信号）８人力した場合で
も、ポート読６出し信号がＩＦ５にならないかぎり貫通
電流は、流れず、無駄な電力損失を排除する。 〔発明の実施例〕 第１図はこの発明の一実施例を示す回路図で、前述の！
＠３図の従来例と同一符号は同等部分を示し、その説明
は重複を避ける。ＷＢ２図に２いて、（ロ）は一方の入
力に入力ポート（１）からのデータ信号。 他方の入力にはボート読み出し＠１の信号（８）を入力
するＮＡＮＤゲートで、従来例のバッファ（５）の代り
に挿入したものである。 第２図はこのＮＡＮＤゲート（ロ）の具体例を示す回路
図で、ｎチャンネルトランジスタ＠、α４と、ｐチャン
ネルトランジスタ（至）、（イ）とからなっている。 この実施例においては、アナログ電圧（信号）を読み込
む時、データ・バス（２）にその信号をのせて、トラン
ス７アゲート（９）をポート読み出しＷＢ２の信号αＱ
によって開き、アナログ・データ・バスに伝送し、０変
換器（４）に入力する。しかし、データ・バス（２）は
、ＮＡＮＤゲート（ロ）にも接続している。 従って、例えば入力電圧が、スレショルド電圧近傍（２
，３Ｖ程度）の値である時、ｎチャンネルトランジスタ
（６）とｐチャンネルトランジスタ（至）が共にオンし
てしまうが、ＮＡＮＤゲート（２）の他方の入力には、
ボート読み出し第１の信号（８）が入力していて、これ
がＭＬ’であれば、ｎチャンネルトランジスタα４がオ
フしているので、貫通電流が無くなり、不用な電力損失
を無くすことができる。 なお、上記実施例においては、入力信号を受けるの誓こ
ＮＡＮＤゲートを使用したが、ＮＯＲゲートを使用して
構成することもできる。 また、上記実施例では、入力端子（アナログ信号とデジ
タル信号の共用ンについて説明したが、入力端子の場合
でも、電源系の違うもののインターフェース、又、入出
力端子としてＤ／Ａ出力とデジタル信号入力の共用端子
であってもよく、を記実施例と同様の効果を奏する。 〔発明の効果〕 以上のように、この発明によれば、データ入力回路の入
力初段のバッファをＮＡＮＤにより構成したので、スレ
ッショルド近傍電圧の入力による貫通電流を無くｒとと
も憂こ、不用な電力損失を無くす効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図はこの実施例に用いたＮＡＮＤゲートの具体例を示す
回路図、第３図は従来のデータ入力回路の構成を示す回
路図である。 図において、（１）は入力ポート、（２）はデータ・バ
ス、（３）はデジタルデータ用内部データ・バス、（７
）はデジタルデータ用（第２の）トランスファゲート、
（８）はデジタルデータの読みとり（ボート読出′し第
１の）信号、α力はＮＡＮＤゲートである。 なお１図中同一符号は同一、または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）データ・バスに接続され、上記データ・バスに送
   られてくる信号のうちディジタルデータを読みとるデー
   タ入力回路において、 上記ディジタルデータを読みとるべきときにのみ動作を
   するようにしたことを特徴とするデータ入力回路。
2. （２）ディジタルデータの読みとり信号によつてデータ
   ・バスからの信号の入力を制御するＮＡＮＤゲートを設
   けたことを特徴とする特許請求の範囲第１項記載のデー
   タ入力回路。