JPH04178816A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04178816A JPH04178816A JP2307690A JP30769090A JPH04178816A JP H04178816 A JPH04178816 A JP H04178816A JP 2307690 A JP2307690 A JP 2307690A JP 30769090 A JP30769090 A JP 30769090A JP H04178816 A JPH04178816 A JP H04178816A
- Authority
- JP
- Japan
- Prior art keywords
- input
- analog
- output
- signal
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にアナログ信号入力
と兼用できる入力又は入出力回路を有する半導体集積回
路に関する。
と兼用できる入力又は入出力回路を有する半導体集積回
路に関する。
Ｃ従来の技術〕
第５図は従来のアナログ入力端子と兼用の入力回路を備
えた従来の半導体集積回路のブロック図である。読み出
し信号１によって汎用バス２，３にデータ４，５を出力
する入力回路３４．３５はそれぞれ入力端子８，９の信
号を入力する。又、入力端子８，９はアナログ信号の入
力も兼ねており入力回路３４．３５からはアナログ回路
への信号１０．１１を出力する。第６図は第５図の入力
回路３４．３５の一例である。読み出し信号ｌがアクテ
ィブになるとクロックドバッファ３６はオンし端子から
の入力が汎用バスに圧力される。
えた従来の半導体集積回路のブロック図である。読み出
し信号１によって汎用バス２，３にデータ４，５を出力
する入力回路３４．３５はそれぞれ入力端子８，９の信
号を入力する。又、入力端子８，９はアナログ信号の入
力も兼ねており入力回路３４．３５からはアナログ回路
への信号１０．１１を出力する。第６図は第５図の入力
回路３４．３５の一例である。読み出し信号ｌがアクテ
ィブになるとクロックドバッファ３６はオンし端子から
の入力が汎用バスに圧力される。
上述した従来の半導体集積回路は、入力端子８にアナロ
グ信号が、入力信号９にテジタル信号が入力された場合
、読み出し信号ｌがアクティブになると入力回路３５か
らのデータ５はデジタル値が汎用バス３に出力されるが
、入力回路３４からのデータ５は入力端子８の値により
不安定な値が汎用バス３に出力される。さらに、入力回
路３４に貫通電流が流れることもあるという問題点かあ
〔課題を解決するための手段〕 本発明の半導体集積回路は、アナログ入力かデジタル入
力かを切り換えるアナログ・デジタル入力切り換え回路
を備えている。
グ信号が、入力信号９にテジタル信号が入力された場合
、読み出し信号ｌがアクティブになると入力回路３５か
らのデータ５はデジタル値が汎用バス３に出力されるが
、入力回路３４からのデータ５は入力端子８の値により
不安定な値が汎用バス３に出力される。さらに、入力回
路３４に貫通電流が流れることもあるという問題点かあ
〔課題を解決するための手段〕 本発明の半導体集積回路は、アナログ入力かデジタル入
力かを切り換えるアナログ・デジタル入力切り換え回路
を備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
読み出し信号１によって汎用バス２，３にデータ４．５
を出力する。入力回路６，７はそれぞれ入力端子８．９
の信号を入力する。又、入力端子８．９はアナログ信号
の入力も兼ねており入力回路６，７からはアナログ回路
への信号１０．１１を出力する。アナログ・デジタル入
力切り換えレジスタ１２．１３は入力回路６，７の入力
をアナログにするか、デジタルｅこするかな切り換える
信号を出力する。
を出力する。入力回路６，７はそれぞれ入力端子８．９
の信号を入力する。又、入力端子８．９はアナログ信号
の入力も兼ねており入力回路６，７からはアナログ回路
への信号１０．１１を出力する。アナログ・デジタル入
力切り換えレジスタ１２．１３は入力回路６，７の入力
をアナログにするか、デジタルｅこするかな切り換える
信号を出力する。
第２図は第１図の入力回路６，７の一例である。
アナログ・デジタル入力切り換え信号１４が“Ｌ″の場
合、インバータ１５の出力が′Ｈ゛になりクロックドバ
ッファ１６がオンし次段のクロックドバッファ１８に入
力端子からの入力を伝える。したがって読み出し信号１
がアクティブになると入力端子からの入力がそのまま汎
用バスに出力される。アナログ・デジタル切り換え信号
１４がＩ Ｈｌ“の場合、インバータ１５の圧力がＩＩ
Ｌ ＩＩにナリクロックドバッファ１６はオフし入力
端子からの入力は次段のクロックドバッファ１８に伝わ
らないが、トランスミッションゲート１７がオンし、次
段のクロックドバッファの入力になり読み出し信号がア
クティブになると汎用バスに°゛Ｌ”が出力される。第
１図において入力端子８にアナログ信号を入力端子９に
デジタル信号を入力し、アナログ・デジタル入力切り換
えレジスタ１２．１３の圧力がそれぞれ°′Ｈ”、Ｌ“
とすると、読み出し信号１がアクティブになると入力回
路６からのデータ４は“Ｌ”となり、入力回路７からの
データ５は入力端子のデジタル値になり汎用バス２，３
に出力される。従って、入力回路６には貫通電流が流れ
ずさらに、読み出し信号１によって読み出される入力回
路６，７をアナログ入力、デジタル入力と区別して使用
することが出来る。
合、インバータ１５の出力が′Ｈ゛になりクロックドバ
ッファ１６がオンし次段のクロックドバッファ１８に入
力端子からの入力を伝える。したがって読み出し信号１
がアクティブになると入力端子からの入力がそのまま汎
用バスに出力される。アナログ・デジタル切り換え信号
１４がＩ Ｈｌ“の場合、インバータ１５の圧力がＩＩ
Ｌ ＩＩにナリクロックドバッファ１６はオフし入力
端子からの入力は次段のクロックドバッファ１８に伝わ
らないが、トランスミッションゲート１７がオンし、次
段のクロックドバッファの入力になり読み出し信号がア
クティブになると汎用バスに°゛Ｌ”が出力される。第
１図において入力端子８にアナログ信号を入力端子９に
デジタル信号を入力し、アナログ・デジタル入力切り換
えレジスタ１２．１３の圧力がそれぞれ°′Ｈ”、Ｌ“
とすると、読み出し信号１がアクティブになると入力回
路６からのデータ４は“Ｌ”となり、入力回路７からの
データ５は入力端子のデジタル値になり汎用バス２，３
に出力される。従って、入力回路６には貫通電流が流れ
ずさらに、読み出し信号１によって読み出される入力回
路６，７をアナログ入力、デジタル入力と区別して使用
することが出来る。
第３図は本発明の第２の実施例のブロック図である。読
み出し信号１によって汎用バス２，３にデータ４，５を
出力する入出力回路１９．２０はまた書き込み信号２１
によって汎用バスのデータ４．５を書き込むようになっ
ている。入出力回路１９．２０は入出力端子２２．２３
とつながっており、入出力端子２２．２３はアナログ信
号の入力も兼ねており入出力回路１９．２０からはアナ
ログ回路への信号１０．１１を出力する。アナログ・デ
ジタル入力切り換えレジスタ１２．１３は入出力回路１
９．２０の入力をアナログにするか、デジタルにするか
を切り換える信号を出力する。
み出し信号１によって汎用バス２，３にデータ４，５を
出力する入出力回路１９．２０はまた書き込み信号２１
によって汎用バスのデータ４．５を書き込むようになっ
ている。入出力回路１９．２０は入出力端子２２．２３
とつながっており、入出力端子２２．２３はアナログ信
号の入力も兼ねており入出力回路１９．２０からはアナ
ログ回路への信号１０．１１を出力する。アナログ・デ
ジタル入力切り換えレジスタ１２．１３は入出力回路１
９．２０の入力をアナログにするか、デジタルにするか
を切り換える信号を出力する。
入出力状態切り換えレジスタ２４．２５は入出力回路１
９．２０を入力状態にするか、出力状態にするかの信号
を出力する。第４図は第３図の入出力回路１９．２０の
一例である。書き込み信号がアクティブになると出力デ
ータラッチ２６は汎用バスのデータを取り込む。入出力
状態切り換え信号２７が“Ｈ“になるとクロックド”バ
ッファ２８はオンし出力データラッチ２６の出力を入出
力端子に出力する。アナログ・デジタル切り換え信号１
４が°″Ｌ″で入出力状態切り換え信号２７が“Ｌ ｎ
の時のみＮ０Ｒ２９の出力が“ＨＩ＋になりクロックド
バッファ３０はオンし入出力端子からの入力が次段に伝
わり、読み出し信号１がアクティブになるとクロックド
バッファ３３がオンし汎用ハスに出力される。その他の
場合はＮ０Ｒ２９の出力は“Ｌ″になりインバータ３１
の出力は“ＨＩ＋になりトランスミッションゲート３２
はオンし出力データラッチ２６の出力が次段に伝わり、
読み圧し信号ｌがアクティブになるとクロックドバッフ
ァ３３はオンし汎用バスに出力される。
９．２０を入力状態にするか、出力状態にするかの信号
を出力する。第４図は第３図の入出力回路１９．２０の
一例である。書き込み信号がアクティブになると出力デ
ータラッチ２６は汎用バスのデータを取り込む。入出力
状態切り換え信号２７が“Ｈ“になるとクロックド”バ
ッファ２８はオンし出力データラッチ２６の出力を入出
力端子に出力する。アナログ・デジタル切り換え信号１
４が°″Ｌ″で入出力状態切り換え信号２７が“Ｌ ｎ
の時のみＮ０Ｒ２９の出力が“ＨＩ＋になりクロックド
バッファ３０はオンし入出力端子からの入力が次段に伝
わり、読み出し信号１がアクティブになるとクロックド
バッファ３３がオンし汎用ハスに出力される。その他の
場合はＮ０Ｒ２９の出力は“Ｌ″になりインバータ３１
の出力は“ＨＩ＋になりトランスミッションゲート３２
はオンし出力データラッチ２６の出力が次段に伝わり、
読み圧し信号ｌがアクティブになるとクロックドバッフ
ァ３３はオンし汎用バスに出力される。
第１図において入出力端子２２にアナログ信号を入力し
アナログ・デジタル入力切り換えレジスタ１２．１３の
出力がそれぞれ“Ｈパ、“Ｌ”とし、入出力状態切り換
えレジスタ２４．２５の出力がそれぞれ“Ｌ”、“Ｌ″
とすると入出力回路１９はアナログ入力状態に、入出力
回路２０はデジタル出力状態に設定される。読み比し信
号］がアクティブになると入出力回路１９からのデータ
４は内部の出力データラッチのデータが汎用バス２に、
入出力回路２０からのデータ５は内部の出力データラッ
チのデータ（すなわち入出力端子２３の圧力値と同じ）
が汎用バス３に出力される。書き込み信号２１がアクテ
ィブになると入出力回路１９は汎用バス２のデータを取
り込み、内部の圧力データラッチにデータを書き込むが
入出力端子２２は出力されす、入出力回路２０は汎用ノ
・ス３のデータを取り込み内部の出力データラッチにデ
ータを書き込み入出力端子２３から出力される。
アナログ・デジタル入力切り換えレジスタ１２．１３の
出力がそれぞれ“Ｈパ、“Ｌ”とし、入出力状態切り換
えレジスタ２４．２５の出力がそれぞれ“Ｌ”、“Ｌ″
とすると入出力回路１９はアナログ入力状態に、入出力
回路２０はデジタル出力状態に設定される。読み比し信
号］がアクティブになると入出力回路１９からのデータ
４は内部の出力データラッチのデータが汎用バス２に、
入出力回路２０からのデータ５は内部の出力データラッ
チのデータ（すなわち入出力端子２３の圧力値と同じ）
が汎用バス３に出力される。書き込み信号２１がアクテ
ィブになると入出力回路１９は汎用バス２のデータを取
り込み、内部の圧力データラッチにデータを書き込むが
入出力端子２２は出力されす、入出力回路２０は汎用ノ
・ス３のデータを取り込み内部の出力データラッチにデ
ータを書き込み入出力端子２３から出力される。
従って、読み出し信号１がアクティブになっても入出力
回路１９には貫通電流が流れず、更に入出力回路１９．
２０はアナロク、テシタルの区別をして使用することが
出来る。
回路１９には貫通電流が流れず、更に入出力回路１９．
２０はアナロク、テシタルの区別をして使用することが
出来る。
以上説明したように本発明は入力又は入出力回路のアナ
ログ・テジタル入力切り換え回路を備える事によってア
ナロク、デジタルの区別をしてし”ようでき、アナログ
入力による貫通電流を防止できるという効果を有する。
ログ・テジタル入力切り換え回路を備える事によってア
ナロク、デジタルの区別をしてし”ようでき、アナログ
入力による貫通電流を防止できるという効果を有する。
第１図は本発明の半導体集積回路の一実施例のブロック
図、第２図は第１図で使用している入力回路の一例、第
３図は第２の実施例のブロック図、第４図は第３図て使
用している入出力回路の一例、第５図は従来の半導体集
積回路のブロック図、第６図は第５図で使用している入
力回路の一例である。 １・・・・・・読み出し信号、２，３・・・・・汎用バ
ス、４．５・・・・・・データ、６，７，３４．３５・
・・・・・入力回路、８，９・・・・・・入力端子、１
０．１１・・・・・アナログ回路への信号、１２．１３
・・・・・・アナログ・デジタル切り換えレジスタ、１
４・・・・・・アナログ・デジタル切り換え信号、１５
．３１・・・・・・インバータ、１６．１８，２８，３
０．３３； ３６・・・・・・クロックドバッファ、１
７．３２・・・・・トランスミッションケート、１９．
２０・・・・・・入出力回路、２１・・・・・書き込み
信号、２２．２３・・・・・・入出力端子、２４゜２５
・・・・・・入出力状態切り換え回路、２６・・出力デ
ータラッチ、２７・・・・・・入出力状態切り換え信号
、２９・ ・・ＮＯＲ。 代理人 弁理士 内 原 音 第 １ 国 第 ２ 図 茅 ３ｆｆｉ 第４ 図 第５ＷＪ −ｆ；／ 凹
図、第２図は第１図で使用している入力回路の一例、第
３図は第２の実施例のブロック図、第４図は第３図て使
用している入出力回路の一例、第５図は従来の半導体集
積回路のブロック図、第６図は第５図で使用している入
力回路の一例である。 １・・・・・・読み出し信号、２，３・・・・・汎用バ
ス、４．５・・・・・・データ、６，７，３４．３５・
・・・・・入力回路、８，９・・・・・・入力端子、１
０．１１・・・・・アナログ回路への信号、１２．１３
・・・・・・アナログ・デジタル切り換えレジスタ、１
４・・・・・・アナログ・デジタル切り換え信号、１５
．３１・・・・・・インバータ、１６．１８，２８，３
０．３３； ３６・・・・・・クロックドバッファ、１
７．３２・・・・・トランスミッションケート、１９．
２０・・・・・・入出力回路、２１・・・・・書き込み
信号、２２．２３・・・・・・入出力端子、２４゜２５
・・・・・・入出力状態切り換え回路、２６・・出力デ
ータラッチ、２７・・・・・・入出力状態切り換え信号
、２９・ ・・ＮＯＲ。 代理人 弁理士 内 原 音 第 １ 国 第 ２ 図 茅 ３ｆｆｉ 第４ 図 第５ＷＪ −ｆ；／ 凹
Claims (1)
- アナログ信号入力と兼用でき、１つの読み出し信号で
汎用バスにデータの出力を制御できる入力又は入出力回
路を少なくとも２つ以上有する半導体集積回路において
、読み出し時のアナログ入力による貫通電流の防止する
ためのアナログ・デジタル入力切り換え回路を備えるこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307690A JP2782946B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307690A JP2782946B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178816A true JPH04178816A (ja) | 1992-06-25 |
| JP2782946B2 JP2782946B2 (ja) | 1998-08-06 |
Family
ID=17972053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307690A Expired - Lifetime JP2782946B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2782946B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116147A (en) * | 1980-02-20 | 1981-09-11 | Hitachi Ltd | Digital semiconductor integrated circuit and digital control system using it |
| JPS62297916A (ja) * | 1986-06-18 | 1987-12-25 | Mitsubishi Electric Corp | デ−タ入力回路 |
-
1990
- 1990-11-14 JP JP2307690A patent/JP2782946B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116147A (en) * | 1980-02-20 | 1981-09-11 | Hitachi Ltd | Digital semiconductor integrated circuit and digital control system using it |
| JPS62297916A (ja) * | 1986-06-18 | 1987-12-25 | Mitsubishi Electric Corp | デ−タ入力回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2782946B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04178816A (ja) | 半導体集積回路 | |
| JPS62297916A (ja) | デ−タ入力回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| KR950004859B1 (ko) | 전력소비 절감용 센스증폭기 제어회로 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
| JPH02236647A (ja) | 変換装置 | |
| JPS6219942A (ja) | 集積回路 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH03282917A (ja) | インタフェース回路 | |
| JPS62239259A (ja) | マイクロコンピユ−タ | |
| JPS62175880A (ja) | 画像演算回路 | |
| JPH0120453B2 (ja) | ||
| JPH04369490A (ja) | 半導体集積回路 | |
| JPH0221347A (ja) | マイクロプロセッサ周辺ｌｓｉ | |
| JPH05197666A (ja) | Ｃｐｕインターフェース回路 | |
| JPH10107592A (ja) | 保持装置および保持回路 | |
| JPH0690874B2 (ja) | アドレス入力回路 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPH0627204A (ja) | 集積回路テスト・モード設定方式 | |
| JPH02201515A (ja) | イニシャルデータリセット制御回路 | |
| JPH0246590A (ja) | メモリ装置 | |
| JPH04107618A (ja) | 情報処理装置 |