JPH10107592A - 保持装置および保持回路 - Google Patents
保持装置および保持回路Info
- Publication number
- JPH10107592A JPH10107592A JP8262744A JP26274496A JPH10107592A JP H10107592 A JPH10107592 A JP H10107592A JP 8262744 A JP8262744 A JP 8262744A JP 26274496 A JP26274496 A JP 26274496A JP H10107592 A JPH10107592 A JP H10107592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- state
- alarm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 異常状態になる前の信号の状態が変化して誤
動作しないように異常状態になる前の状態を保持して、
装置などの信頼性を向上することにある。 【解決手段】 制御信号１０１と警報信号１０２を入力
し、２つのＮＡＮＤ回路２，４とＥＸ−ＯＲ回路３を備
え、ＮＡＮＤ回路２，４の出力をリセット、セット端子
に入力し動作する、ラッチ回路１を備えている。これに
より、警報信号が異常状態を示す時に状態保持出来るよ
うに動作する。従って、異常状態でも、ラッチ回路１が
動作しないため、誤動作も行わない。すなわち、異常時
に警報信号を与えることにより、異常状態が明らかにな
り、論理回路で異常状態を判定できるため、異常状態に
なる前の状態を保持することができ、誤動作も行わない
ため、装置または回路の信頼性を向上することができ
る。
動作しないように異常状態になる前の状態を保持して、
装置などの信頼性を向上することにある。 【解決手段】 制御信号１０１と警報信号１０２を入力
し、２つのＮＡＮＤ回路２，４とＥＸ−ＯＲ回路３を備
え、ＮＡＮＤ回路２，４の出力をリセット、セット端子
に入力し動作する、ラッチ回路１を備えている。これに
より、警報信号が異常状態を示す時に状態保持出来るよ
うに動作する。従って、異常状態でも、ラッチ回路１が
動作しないため、誤動作も行わない。すなわち、異常時
に警報信号を与えることにより、異常状態が明らかにな
り、論理回路で異常状態を判定できるため、異常状態に
なる前の状態を保持することができ、誤動作も行わない
ため、装置または回路の信頼性を向上することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、保持装置および保
持回路に係り、特に、入力信号が異常状態の時に、異常
になる前の状態を保持する保持装置および保持回路に関
する。
持回路に係り、特に、入力信号が異常状態の時に、異常
になる前の状態を保持する保持装置および保持回路に関
する。
【０００２】
【従来の技術】これまでの保持装置では、異なった装置
間を２つの信号Ａ，Ｂで接続し、その２つの信号により
動作して状態を保持する回路において、トランジスタ−
トランジスタ−レベル（ＴＴＬ）において、（Ａ，Ｂ）
がハイ（Ｈ）レベル信号とロー（Ｌ）レベル信号の組み
合わせである（Ｈ，Ｌ），（Ｌ，Ｈ）の組み合わせで動
作し、（Ｈ，Ｈ）のときに、前の状態を保持する回路構
成になっている。
間を２つの信号Ａ，Ｂで接続し、その２つの信号により
動作して状態を保持する回路において、トランジスタ−
トランジスタ−レベル（ＴＴＬ）において、（Ａ，Ｂ）
がハイ（Ｈ）レベル信号とロー（Ｌ）レベル信号の組み
合わせである（Ｈ，Ｌ），（Ｌ，Ｈ）の組み合わせで動
作し、（Ｈ，Ｈ）のときに、前の状態を保持する回路構
成になっている。
【０００３】従来の保持装置では、例えば特開平１−９
３９１６号公報に記載されたものなどがある。この技術
を簡略化して示した回路を図６に示す。図６において、
ラッチ回路１６０は、ＮＯＲ回路により構成する。この
ラッチ回路１６０は、第１および第２の入力信号１６
８，１６９が入力し、第１および第２の出力信号１６
６，１６７が出力する。
３９１６号公報に記載されたものなどがある。この技術
を簡略化して示した回路を図６に示す。図６において、
ラッチ回路１６０は、ＮＯＲ回路により構成する。この
ラッチ回路１６０は、第１および第２の入力信号１６
８，１６９が入力し、第１および第２の出力信号１６
６，１６７が出力する。
【０００４】次に、従来の保持装置の動作を説明する
と、図７の真理値表に示すように第１の入力信号１６８
と、第２の入力信号１６９の論理の組み合わせにより、
第１の出力信号１６６と第２の（反転）出力信号１６７
を出力する。第１の入力信号１６８がＨレベル、第２の
入力信号１６９がＬレベルの時には、第１の出力信号１
６６がＬレベル、第２の出力信号１６７がＨレベルとな
る。
と、図７の真理値表に示すように第１の入力信号１６８
と、第２の入力信号１６９の論理の組み合わせにより、
第１の出力信号１６６と第２の（反転）出力信号１６７
を出力する。第１の入力信号１６８がＨレベル、第２の
入力信号１６９がＬレベルの時には、第１の出力信号１
６６がＬレベル、第２の出力信号１６７がＨレベルとな
る。
【０００５】したがって、このラッチ回路では、例え
ば、入力信号１６８がそのままで、第２の入力信号１０
９がＨレベルに変化しても、第１および第２の出力信号
１０６，１６７が変化しないで、前の状態を保持するこ
とができる。この保持回路では、第１および第２の入力
信号１６８，１６９が、ともにＬレベル信号にならない
ように使用することができる。
ば、入力信号１６８がそのままで、第２の入力信号１０
９がＨレベルに変化しても、第１および第２の出力信号
１０６，１６７が変化しないで、前の状態を保持するこ
とができる。この保持回路では、第１および第２の入力
信号１６８，１６９が、ともにＬレベル信号にならない
ように使用することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、これま
での保持回路では、故障などにより、２つの信号の組み
合わせが（Ｌ，Ｌ）となった時に、前の状態を保持した
いのに、保持できないという問題がある。
での保持回路では、故障などにより、２つの信号の組み
合わせが（Ｌ，Ｌ）となった時に、前の状態を保持した
いのに、保持できないという問題がある。
【０００７】すなわち、入力信号１６８，１６９の両方
ともＬレベル信号になったときに、出力信号が保持でき
ないことがある。その理由として、保持回路は入力信号
に制御されて動作するが、入力信号が異常になったとき
に、異常になる前の状態を保持する場合があるためであ
る。
ともＬレベル信号になったときに、出力信号が保持でき
ないことがある。その理由として、保持回路は入力信号
に制御されて動作するが、入力信号が異常になったとき
に、異常になる前の状態を保持する場合があるためであ
る。
【０００８】図７に示すように、入力信号が異常とな
り、両方とも信号がＬレベルになると、前の状態を保持
することができなくなる。保持回路は、制御回路に使用
されることがあり、異常時に異常となる前の状態を保持
できなくなり、誤った制御をしてしまい、装置の信頼性
を低下させてしまうという問題がある。
り、両方とも信号がＬレベルになると、前の状態を保持
することができなくなる。保持回路は、制御回路に使用
されることがあり、異常時に異常となる前の状態を保持
できなくなり、誤った制御をしてしまい、装置の信頼性
を低下させてしまうという問題がある。
【０００９】本発明の目的は、入力信号が正常の時だけ
動作し、入力信号に異常がある時には、異常となる前の
状態を保持することにより、誤動作しないために、装置
または回路の信頼性を向上する保持装置および保持回路
を提供することにある。
動作し、入力信号に異常がある時には、異常となる前の
状態を保持することにより、誤動作しないために、装置
または回路の信頼性を向上する保持装置および保持回路
を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、制御信号と警
報信号の２つの信号により動作し状態を保持する保持回
路において、２つの信号を入力して論理積をとり、反転
信号を出力する第１のＮＡＮＤ回路と、排他的論理和を
とるＥＸ−ＯＲ回路と、警報信号とＥＸ−ＯＲ回路の出
力信号を入力し論理積をとり反転信号を出力する第２の
ＮＡＮＤ回路と、第１のＮＡＮＤの出力信号をセット端
子に入力し、第２のＮＡＮＤ回路の出力信号をリセット
端子に入力し出力信号を出力するＲ−Ｓ付きラッチ回路
を備えたことを特徴とする。
報信号の２つの信号により動作し状態を保持する保持回
路において、２つの信号を入力して論理積をとり、反転
信号を出力する第１のＮＡＮＤ回路と、排他的論理和を
とるＥＸ−ＯＲ回路と、警報信号とＥＸ−ＯＲ回路の出
力信号を入力し論理積をとり反転信号を出力する第２の
ＮＡＮＤ回路と、第１のＮＡＮＤの出力信号をセット端
子に入力し、第２のＮＡＮＤ回路の出力信号をリセット
端子に入力し出力信号を出力するＲ−Ｓ付きラッチ回路
を備えたことを特徴とする。
【００１１】本発明は、制御信号と警報信号を使用する
ことにより、正常状態において警報信号が正常であるこ
とを知らしめ、制御信号によりラッチ回路を動作する。
これにより、異常状態となると、警報信号により異常で
あることがわかり、制御信号によって動作しないように
制御信号をマスクすることにより、異常となる前の状態
を保持することができる。
ことにより、正常状態において警報信号が正常であるこ
とを知らしめ、制御信号によりラッチ回路を動作する。
これにより、異常状態となると、警報信号により異常で
あることがわかり、制御信号によって動作しないように
制御信号をマスクすることにより、異常となる前の状態
を保持することができる。
【００１２】また本発明は、２つの信号Ａ，Ｂの信号Ａ
を動作または保持するための制御信号とし、信号Ｂを正
常か異常かを判断する情報とし、Ｂが、例えばＨレベル
のとき異常となり、Ｌレベルのとき正常と判断する回路
を追加し、正常時（Ａ，Ｂ）において、（Ｈ，Ｌ），
（Ｌ，Ｌ）において動作し、（Ｈ，Ｈ），（Ｌ，Ｈ）に
おいて、前の状態を保持する。
を動作または保持するための制御信号とし、信号Ｂを正
常か異常かを判断する情報とし、Ｂが、例えばＨレベル
のとき異常となり、Ｌレベルのとき正常と判断する回路
を追加し、正常時（Ａ，Ｂ）において、（Ｈ，Ｌ），
（Ｌ，Ｌ）において動作し、（Ｈ，Ｈ），（Ｌ，Ｈ）に
おいて、前の状態を保持する。
【００１３】以上に説明したように本発明によれば、異
常時に警報信号を与えることにより、異常状態が明らか
になり、論理回路で異情状態を判定できるため、異常状
態になる前の状態を保持することができ、誤動作しない
ようにすることができる。
常時に警報信号を与えることにより、異常状態が明らか
になり、論理回路で異情状態を判定できるため、異常状
態になる前の状態を保持することができ、誤動作しない
ようにすることができる。
【００１４】
【発明の実施の形態】次に、本発明の保持装置および保
持回路の実施例について図面を参照して詳細に説明す
る。図１に本発明の実施例の保持回路を示す。図１は、
構成図で、図２は、図１の各部の信号波形図である。制
御信号１０１と警報信号１０２が入力され、それぞれ第
１のＮＡＮＤ回路２とＥＸ−０Ｒ回路３に入力し、第１
のＮＡＮＤ出力信号１０３とＥＸＯＲ出力信号１０４を
出力する。
持回路の実施例について図面を参照して詳細に説明す
る。図１に本発明の実施例の保持回路を示す。図１は、
構成図で、図２は、図１の各部の信号波形図である。制
御信号１０１と警報信号１０２が入力され、それぞれ第
１のＮＡＮＤ回路２とＥＸ−０Ｒ回路３に入力し、第１
のＮＡＮＤ出力信号１０３とＥＸＯＲ出力信号１０４を
出力する。
【００１５】第２のＮＡＮＤ回路４は、ＥＸ−ＯＲ出力
信号１０４と警報信号１０２を入力し、第２のＮＡＮＤ
出力信号１０５を出力する。ラッチ回路１は、第１のＮ
ＡＮＤ出力信号１０３をセット端子に入力し、第２のＮ
ＡＮＤ出力信号１０５をリセット端子に入力しその論理
により動作し、出力信号１０６と反転出力信号１０７を
出力する。なお、ラッチ回路は、入力側にセット端子と
リセット端子を有するものである。
信号１０４と警報信号１０２を入力し、第２のＮＡＮＤ
出力信号１０５を出力する。ラッチ回路１は、第１のＮ
ＡＮＤ出力信号１０３をセット端子に入力し、第２のＮ
ＡＮＤ出力信号１０５をリセット端子に入力しその論理
により動作し、出力信号１０６と反転出力信号１０７を
出力する。なお、ラッチ回路は、入力側にセット端子と
リセット端子を有するものである。
【００１６】制御信号１０１は、ＬレベルまたはＨレベ
ルの論理信号であり、警報信号１０２は、正常状態の
時、Ｈレベルとなり、異常状態の時に、Ｌレベルになる
論理信号である。警報信号１０２が正常状態では、第１
のＮＡＮＤ回路ｌ０ｌとＥＸ−ＯＲ回路３は、反転回路
となり、制御信号１０１を反転して、第１のＮＡＮＤ出
力信号１０３とＥＸ−ＯＲ出力信号１０４をそれぞれ出
力する。このときには、第２のＮＡＮＤ回路４も反転回
路となり、ＥＸ−ＯＲ出力信号１０４を反転して、第２
のＮＡＮＤ出力信号１０５を出力する。
ルの論理信号であり、警報信号１０２は、正常状態の
時、Ｈレベルとなり、異常状態の時に、Ｌレベルになる
論理信号である。警報信号１０２が正常状態では、第１
のＮＡＮＤ回路ｌ０ｌとＥＸ−ＯＲ回路３は、反転回路
となり、制御信号１０１を反転して、第１のＮＡＮＤ出
力信号１０３とＥＸ−ＯＲ出力信号１０４をそれぞれ出
力する。このときには、第２のＮＡＮＤ回路４も反転回
路となり、ＥＸ−ＯＲ出力信号１０４を反転して、第２
のＮＡＮＤ出力信号１０５を出力する。
【００１７】従って、第１のＮＡＮＤ出力信号１０３と
第２のＮＡＮＤ出力信号１０５は、反転の関係になり、
制御信号１０１がＨレベルの時に、第１のＮＡＮＤ出力
信号１０３がＬレベル、第２のＮＡＮＤ出力信号１０５
がＨレベルとなり、制御信号１０１がＬレベルの時、第
１のＮＡＮＤ出力信号１０３がＨレベル、第２のＮＡＮ
Ｄ出力信号１０５がＬレベルとなる。
第２のＮＡＮＤ出力信号１０５は、反転の関係になり、
制御信号１０１がＨレベルの時に、第１のＮＡＮＤ出力
信号１０３がＬレベル、第２のＮＡＮＤ出力信号１０５
がＨレベルとなり、制御信号１０１がＬレベルの時、第
１のＮＡＮＤ出力信号１０３がＨレベル、第２のＮＡＮ
Ｄ出力信号１０５がＬレベルとなる。
【００１８】ラッチ回路１は、第１のＮＡＮＤ出力信号
１０３をセット端子に、第２のＮＡＮＤ出力信号１０５
をリセット端子に入力するため、第１のＮＡＮＤ出力信
号１０３、第２のＮＡＮＤ出力信号１０５と出力信号１
０６、反転出力信号１０７の関係は、表１のようにな
る。この表１により、動作の真理値を表す。
１０３をセット端子に、第２のＮＡＮＤ出力信号１０５
をリセット端子に入力するため、第１のＮＡＮＤ出力信
号１０３、第２のＮＡＮＤ出力信号１０５と出力信号１
０６、反転出力信号１０７の関係は、表１のようにな
る。この表１により、動作の真理値を表す。
【００１９】
【表１】
【００２０】一方、警報信号１０２が異常状態の時は、
警報信号１０２はＬレベルとなり、制御信号１０１の内
容に拘わらす、第１のＮＡＮＤ出力信号１０３と第２の
ＮＡＮＤ出力信号１０５は、ともに出力レベルが１とな
るため、ラッチ回路は動作しない。従って、出力信号１
０６と反転出力信号１０７は、異常状態になる前の状態
を保持することができる。
警報信号１０２はＬレベルとなり、制御信号１０１の内
容に拘わらす、第１のＮＡＮＤ出力信号１０３と第２の
ＮＡＮＤ出力信号１０５は、ともに出力レベルが１とな
るため、ラッチ回路は動作しない。従って、出力信号１
０６と反転出力信号１０７は、異常状態になる前の状態
を保持することができる。
【００２１】以上説明したように本実施例では、警報信
号１０２を使用し、異常時に異常となる前の状態を保持
することができるため、誤動作することがなくなる。ラ
ッチ回路は、図３〜５に示すように、Ｒ−Ｓフリップフ
ロップ回路やＮＡＮＤ回路、反転ＯＲ（ＮＯＲ）回路で
構成することもでき、このような回路構成にすることに
より、好適な変形例の保持回路を提供することができ
る。
号１０２を使用し、異常時に異常となる前の状態を保持
することができるため、誤動作することがなくなる。ラ
ッチ回路は、図３〜５に示すように、Ｒ−Ｓフリップフ
ロップ回路やＮＡＮＤ回路、反転ＯＲ（ＮＯＲ）回路で
構成することもでき、このような回路構成にすることに
より、好適な変形例の保持回路を提供することができ
る。
【００２２】また本実施例の変形実施例として警報信号
１０２の論理を正常状態と異常状態を本発明の説明の論
理と反対にしても、反転回路を追加すれば実現できる
し、ラッチ回路１のセット端子、リセット端子の入力で
ある第１のＮＡＮＤ出力信号１０３と第２のＮＡＮＤ出
力信号１０５を入れ替えても、正常状態の出力信号１０
６と反転出力信号１０７の論理が逆になるだけで、同様
の結果が得られることは、言うまでもない。
１０２の論理を正常状態と異常状態を本発明の説明の論
理と反対にしても、反転回路を追加すれば実現できる
し、ラッチ回路１のセット端子、リセット端子の入力で
ある第１のＮＡＮＤ出力信号１０３と第２のＮＡＮＤ出
力信号１０５を入れ替えても、正常状態の出力信号１０
６と反転出力信号１０７の論理が逆になるだけで、同様
の結果が得られることは、言うまでもない。
【００２３】以上に説明した実施例は、制御信号と警報
信号を使用することにより、正常状態において警報信号
が正常であることを知らしめ、制御信号によりラッチ回
路が動作する。これにより、異常状態となると、警報信
号により異常であることがわかり、制御信号によって動
作しないように制御信号をマスクすることにより、異常
となる前の状態を保持することができるようになる。
信号を使用することにより、正常状態において警報信号
が正常であることを知らしめ、制御信号によりラッチ回
路が動作する。これにより、異常状態となると、警報信
号により異常であることがわかり、制御信号によって動
作しないように制御信号をマスクすることにより、異常
となる前の状態を保持することができるようになる。
【００２４】これにより、異常時に警報信号を与えるこ
とにより、異常状態が明らかになり、論理回路で異常状
態を判定できるため、あらかじめ異常状態になる前の状
態を保持することができ、誤動作しないようにすること
により、装置の信頼性を向上させることができる。
とにより、異常状態が明らかになり、論理回路で異常状
態を判定できるため、あらかじめ異常状態になる前の状
態を保持することができ、誤動作しないようにすること
により、装置の信頼性を向上させることができる。
【００２５】
【発明の効果】以上に説明したように本発明によれば、
異常時に警報信号を与えることにより、異常状態が明ら
かになり、論理回路で異常状態を判定できるため、異常
状態になる前の状態を保持することができ、誤動作しな
いようにして装置および回路の信頼性を向上させること
ができるなどの効果を奏することができる。
異常時に警報信号を与えることにより、異常状態が明ら
かになり、論理回路で異常状態を判定できるため、異常
状態になる前の状態を保持することができ、誤動作しな
いようにして装置および回路の信頼性を向上させること
ができるなどの効果を奏することができる。
【図１】本発明の保持装置および保持回路の実施例の構
成を示す図である。
成を示す図である。
【図２】図１における各部の信号波形を示すタイミング
図である。
図である。
【図３】変形実施例として、Ｒ−Ｓフリップフロップに
よるラッチ回路を構成する回路図である。
よるラッチ回路を構成する回路図である。
【図４】変形実施例として、ＮＡＮＤ回路によるラッチ
回路を構成する回路図である。
回路を構成する回路図である。
【図５】変形実施例として、ＮＯＲ回路によるラッチ回
路を構成する回路図である。
路を構成する回路図である。
【図６】従来の保持装置の構成を示す回路図である。
【図７】図６の回路図における真理値表を示す図であ
る。
る。
１ ラッチ回路 ２ 第１のＮＡＮＤ回路 ３ ＥＸ−ＯＲ回路 ４ 第２のＮＡＮＤ回路 ｌ０ｌ 制御信号 １０２ 警報信号 １０３ 第１のＮＡＮＤ出力信号 １０４ ＥＸ−ＯＲ出力信号 １０５ 第２のＮＡＮＤ出力信号 １０６ 出力信号 １０７ 反転出力信号 １０８ 第１の入力信号 １０９ 第２の入力信号
Claims (6)
- 【請求項１】制御信号と警報信号の２つの信号により動
作し、状態を保持する保持装置において、 前記２つの信号を入力し論理積をとり反転信号を出力す
る第１の論理出力手段と、 排他的論理和出力を出力する排他的論理和出力手段と、 前記警報信号と前記排他的論理和出力に基づいて論理積
をとり、反転信号を出力する第２の論理出力手段と、 前記第１の論理出力手段の出力信号をセット端子に入力
し、前記第２の論理出力手段の出力信号をリセット端子
に入力し、出力信号を出力するラッチ手段と、を備えた
ことを特徴とする保持装置。 - 【請求項２】前記制御信号と前記警報信号を使用して、
正常状態では前記警報信号により正常に動作させ、前記
制御信号により前記ラッチ手段を動作させ、異常状態と
なると前記警報信号により異常を知らせ、前記制御信号
で前記ラッチ手段が動作しないように前記制御信号をマ
スクすることにより、異常となる前の状態を前記ラッチ
手段により保持することを特徴とする請求項１に記載の
保持装置。 - 【請求項３】制御信号と警報信号の２つの信号により動
作し、状態を保持する保持回路において、 前記２つの信号を入力し論理積をとり反転信号を出力す
る第１の論理出力回路と、 排他的論理和出力を出力する排他的論理和出力回路と、 前記警報信号と前記排他的論理和出力に基づいて論理積
をとり、反転信号を出力する第２の論理出力回路と、 前記第１の論理出力回路の出力信号をセット端子に入力
し、前記第２の論理出力回路の出力信号をリセット端子
に入力し、出力信号を出力するラッチ回路と、 を備えたことを特徴とする保持回路。 - 【請求項４】制御信号と警報信号の２つの信号により、
動作して状態を保持する保持回路において、 前記制御信号と前記警報信号を使用して、正常状態では
前記警報信号により正常に動作させ、前記制御信号によ
り前記ラッチ回路を動作させ、異常状態となると前記警
報信号により異常を知らせ、前記制御信号により前記ラ
ッチ回路が応答しないように前記制御信号をマスクし
て、前記異常となる前の状態を前記ラッチ回路が保持す
ることを特徴とする請求項３に記載の保持回路。 - 【請求項５】制御信号と警報信号の２つの信号により動
作し、状態を保持する保持回路において、 前記２つの信号を入力し論理積をとり反転信号を出力す
る第１のＮＡＮＤ回路と、 排他的論理和出力を出力するＥＸ−ＯＲ回路と、 前記警報信号と前記ＥＸ−ＯＲ出力に基づいて論理積を
とり、反転信号を出力する第２のＮＡＮＤ回路と、 前記第１のＮＡＮＤ回路の出力信号をセット端子に入力
し、前記第２のＮＡＮＤ回路の出力信号をリセット端子
に入力し、出力信号を出力するラッチ回路と、 を備えたことを特徴とする保持回路。 - 【請求項６】前記ラッチ回路は、リセット−セット入力
端子を有することを特徴とする請求項３〜５のいずれか
に記載の保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8262744A JPH10107592A (ja) | 1996-10-03 | 1996-10-03 | 保持装置および保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8262744A JPH10107592A (ja) | 1996-10-03 | 1996-10-03 | 保持装置および保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107592A true JPH10107592A (ja) | 1998-04-24 |
Family
ID=17379989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8262744A Pending JPH10107592A (ja) | 1996-10-03 | 1996-10-03 | 保持装置および保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109571A (ja) * | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | ラッチ回路を有する信号処理装置 |
-
1996
- 1996-10-03 JP JP8262744A patent/JPH10107592A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109571A (ja) * | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | ラッチ回路を有する信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002208844A (ja) | グリッチ除去回路 | |
| EP1237282A1 (en) | Circuit for the detection of clock signal period abnormalities | |
| US20070240094A1 (en) | Partially gated mux-latch keeper | |
| CA1281088C (en) | Dynamic cmos current surge control | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| KR19980061837A (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
| US8201015B2 (en) | Control card circuit and method for selecting a synchronization source among a plurality of line card circuits | |
| JPH10107592A (ja) | 保持装置および保持回路 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JPS605097B2 (ja) | グレイコ−ド発生回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| EP0875092A1 (en) | Logic circuits | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JP3012526B2 (ja) | 制御信号保持回路 | |
| US6498817B1 (en) | Circuit for processing data signals | |
| KR950008460B1 (ko) | 무입력상태 검출회로 | |
| JPH0483414A (ja) | ラッチ回路 | |
| JP3214465B2 (ja) | 半導体集積回路 | |
| JPH0556022A (ja) | 伝送路切替回路 | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 | |
| JPS61230516A (ja) | パルス信号監視回路 | |
| JP2002351751A (ja) | ポート制御方法 | |
| JP2964799B2 (ja) | 半導体集積回路 | |
| JP2001111395A (ja) | 警報変化点検出回路 | |
| JPH05218852A (ja) | 多数決回路 |