JPH02113715A - Ｄ形フリップフロップ回路 - Google Patents
Ｄ形フリップフロップ回路Info
- Publication number
- JPH02113715A JPH02113715A JP63267821A JP26782188A JPH02113715A JP H02113715 A JPH02113715 A JP H02113715A JP 63267821 A JP63267821 A JP 63267821A JP 26782188 A JP26782188 A JP 26782188A JP H02113715 A JPH02113715 A JP H02113715A
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- output
- inverter
- signal
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はマスタースレーブ方式によるＤ形フリップフロ
ップ回路に関する。
ップ回路に関する。
［従来の技術］
従来、この種のＤ形フリップフロップ回路はマスター部
とスレーブ部とで構成されている。このマスター部はデ
ータ信号が入力され、反転したクロック信号で導通する
第１のトランスファーゲートと、この第１のトランスフ
ァーゲートの出力に接続された第１のインバータとを有
する。また、スレーブ部はマスター部の出力である第１
のインバータの出力に接続されている。そして、このス
レーブ部は前記第１のインバータの出力が入力され、正
転のクロック信号で導通する第２の１〜ランスフアーゲ
ートと、この第２のトランスファーゲートの出力に接続
された第２のインバータとを有する。
とスレーブ部とで構成されている。このマスター部はデ
ータ信号が入力され、反転したクロック信号で導通する
第１のトランスファーゲートと、この第１のトランスフ
ァーゲートの出力に接続された第１のインバータとを有
する。また、スレーブ部はマスター部の出力である第１
のインバータの出力に接続されている。そして、このス
レーブ部は前記第１のインバータの出力が入力され、正
転のクロック信号で導通する第２の１〜ランスフアーゲ
ートと、この第２のトランスファーゲートの出力に接続
された第２のインバータとを有する。
このように構成された従来のＤ形フリップフロップ回路
は、クロック信号の立ち上がりでマスター部が第１のト
ランスファーゲートの入力であるデータ信号をラッチし
、スレーブ部へその信号を送出する。一方、スレーブ部
はクロック信号の立ち上りでマスター部から送られたデ
ータ信号を外部へ送出し、クロック信号の立ち下りでそ
の信号をラッチする。
は、クロック信号の立ち上がりでマスター部が第１のト
ランスファーゲートの入力であるデータ信号をラッチし
、スレーブ部へその信号を送出する。一方、スレーブ部
はクロック信号の立ち上りでマスター部から送られたデ
ータ信号を外部へ送出し、クロック信号の立ち下りでそ
の信号をラッチする。
［発明が解決しようとする課題］
しかしながら、上述した従来のＤ形フリップフロップ回
路は、クロック信号が動作しないとデータ信号を送るこ
とができないので、Ｄ形フリップフロップがタンデムに
接続されている場合はテストのために長時間がかかると
いう欠点がある。
路は、クロック信号が動作しないとデータ信号を送るこ
とができないので、Ｄ形フリップフロップがタンデムに
接続されている場合はテストのために長時間がかかると
いう欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
テスト時間を短縮させることができるＤ形フリップフロ
ップ回路を提供することを目的とする。
テスト時間を短縮させることができるＤ形フリップフロ
ップ回路を提供することを目的とする。
［課題を解決するための手段］
本発明に係るＤ形フリップフロップ回路は、データ信号
が入力され反転したクロック信号で導通ずる第１のトラ
ンスファーゲート及びこの第１のトランスファーゲート
の出力を反転する第１のインバータで構成されたマスタ
ー部と、このマスター部の前記第１のインバータに接続
され正転のクロック信号で導通する第２のトランスファ
ーケート及びこの第２のトランスファーゲートの出力を
反転する第２のインバータで構成されたスレーブ部とを
有するＤ形フリップフロップ回路において、前記第１の
インバータの出力と前記第２のトランスファーゲートの
出力との間に前記データ信号及びクロック信号とは別の
第３の信号により導通ずる第３のトランスファーゲート
を接続したことを特徴とする。
が入力され反転したクロック信号で導通ずる第１のトラ
ンスファーゲート及びこの第１のトランスファーゲート
の出力を反転する第１のインバータで構成されたマスタ
ー部と、このマスター部の前記第１のインバータに接続
され正転のクロック信号で導通する第２のトランスファ
ーケート及びこの第２のトランスファーゲートの出力を
反転する第２のインバータで構成されたスレーブ部とを
有するＤ形フリップフロップ回路において、前記第１の
インバータの出力と前記第２のトランスファーゲートの
出力との間に前記データ信号及びクロック信号とは別の
第３の信号により導通ずる第３のトランスファーゲート
を接続したことを特徴とする。
［作用］
本発明においては、テスｌ〜モード時に、第３の信号に
より第３のトランスファーゲートを導通させる。そうす
ると、反転したクロック信号により第１の１〜ランスフ
アーゲートが導通ずると、データ信号はマスク一部及び
スレーブ部にラッチされずに第２のインバータを介して
出力される。これにより、テスト時間が短縮される。
より第３のトランスファーゲートを導通させる。そうす
ると、反転したクロック信号により第１の１〜ランスフ
アーゲートが導通ずると、データ信号はマスク一部及び
スレーブ部にラッチされずに第２のインバータを介して
出力される。これにより、テスト時間が短縮される。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係るＤ形フリップフロップ回
路を示す回路図である。第１図において、トランスファ
ーゲート１．３．６はＰチャンネルトランジスタとＮチ
ャンネルトランジスタとの組合せで構成される。このト
ランスファーゲート１にはデータ信号（Ｄ）が入力され
る６また、トランスファーゲート１のＮチャンネルトラ
ンジスタ側のゲートは、第２図に示すように、クロック
信号９をインバータ５によって反転させて得たクロック
反転信号（ＣＢ）１１が入力され、トランスファーグー
１−１のＰチャンネルトランジスタ側のゲートにはクロ
ック信号（Ｃ）９が入力されるようになっている。イン
バータ２の入力は、トランスファーゲート１の出力に接
続され、インバータ２はトランスファーゲート１の出力
を反転する。
路を示す回路図である。第１図において、トランスファ
ーゲート１．３．６はＰチャンネルトランジスタとＮチ
ャンネルトランジスタとの組合せで構成される。このト
ランスファーゲート１にはデータ信号（Ｄ）が入力され
る６また、トランスファーゲート１のＮチャンネルトラ
ンジスタ側のゲートは、第２図に示すように、クロック
信号９をインバータ５によって反転させて得たクロック
反転信号（ＣＢ）１１が入力され、トランスファーグー
１−１のＰチャンネルトランジスタ側のゲートにはクロ
ック信号（Ｃ）９が入力されるようになっている。イン
バータ２の入力は、トランスファーゲート１の出力に接
続され、インバータ２はトランスファーゲート１の出力
を反転する。
このトランスファーゲート１及びインバータ２によりＤ
形フリップフロップ回路のマスター部１２が構成される
。
形フリップフロップ回路のマスター部１２が構成される
。
１ヘランスフアーゲート３の入力は、インバータ２の出
力に接続され、トランスファーゲート３のＮチャンネル
トランジスタ側のゲートはクロック信号９の反転信号（
ＣＢ）１．１に接続され、Ｐチャンネルトランジスタ側
のゲートはクロック信号（Ｃ）９に接続されている。イ
ンバータ４の入力はトランスファーグー１へ３の出力に
接続され、インバータ４はこのトランスファーゲート３
の出力を反転してＤ形フリップフロップ回路の出力端１
４に出力する。このトランスファーグー１−３及びイン
バータ４からＤ形フリップフロップ回路のスレーブ部１
３が構成される。
力に接続され、トランスファーゲート３のＮチャンネル
トランジスタ側のゲートはクロック信号９の反転信号（
ＣＢ）１．１に接続され、Ｐチャンネルトランジスタ側
のゲートはクロック信号（Ｃ）９に接続されている。イ
ンバータ４の入力はトランスファーグー１へ３の出力に
接続され、インバータ４はこのトランスファーゲート３
の出力を反転してＤ形フリップフロップ回路の出力端１
４に出力する。このトランスファーグー１−３及びイン
バータ４からＤ形フリップフロップ回路のスレーブ部１
３が構成される。
一方、ｌ・ランスファーゲート６の入力は、インバータ
２の出力に接続され、その出力はトランスファーゲート
３の出力及びインバータ４の入力に接続されている。ま
た、トランスファーグー１−６のＮチャンネルトランジ
スタ側のゲートにはテスト信号（Ｔ）１０が入力され、
Ｐチャンネル１〜ランジスタ側のゲートにはテスト信号
１０をインバータ７により反転させた反転信号が入力さ
れる。
２の出力に接続され、その出力はトランスファーゲート
３の出力及びインバータ４の入力に接続されている。ま
た、トランスファーグー１−６のＮチャンネルトランジ
スタ側のゲートにはテスト信号（Ｔ）１０が入力され、
Ｐチャンネル１〜ランジスタ側のゲートにはテスト信号
１０をインバータ７により反転させた反転信号が入力さ
れる。
次に、−１−述の如く構成されたＤ形フリップフロップ
回路の動作について説明する。
回路の動作について説明する。
テスト信号１０がロウのとき、上述した本実施例のＤ形
フリップフロップ回路は従来のＤ形フリップフロップ回
路と同様の動作を行い、クロック信号９の立ち上りによ
りマスター部１２はデータ信号８をラッチし、そのデー
タをスレーブ部１３へ転送する。一方、スレーブ部１３
はその信号を出力端１４へ出力し、クロック信号の立ち
下りによってこの信号をラッチして保持する。
フリップフロップ回路は従来のＤ形フリップフロップ回
路と同様の動作を行い、クロック信号９の立ち上りによ
りマスター部１２はデータ信号８をラッチし、そのデー
タをスレーブ部１３へ転送する。一方、スレーブ部１３
はその信号を出力端１４へ出力し、クロック信号の立ち
下りによってこの信号をラッチして保持する。
次に、テスト信号１０をハイとしてテストモードにした
とき、クロック信号９をロウとずればトランスファーゲ
ート１，６は導通状態であるため、データ信号８はマス
ター部１２及びスレーブ部１３にラッチされずに出力端
１４に出力される。即ち、テスＩ・モードにおいては、
データ信号８はこのＤ形フリップフロップにラッチされ
ないため、テスト時間を短縮することができる。
とき、クロック信号９をロウとずればトランスファーゲ
ート１，６は導通状態であるため、データ信号８はマス
ター部１２及びスレーブ部１３にラッチされずに出力端
１４に出力される。即ち、テスＩ・モードにおいては、
データ信号８はこのＤ形フリップフロップにラッチされ
ないため、テスト時間を短縮することができる。
し発明の効果］
以北説明したように本発明によれば、テストモード時に
データ信号をラッチしないように新たなトランスファー
ゲー１−を付加したから、テスト時にはクロック信号を
あまり動作させなくてもＤ形フリップフロップ間のゲー
トのテスｌ−が可能となるため、テスト時間を短縮でき
るという効果がある。
データ信号をラッチしないように新たなトランスファー
ゲー１−を付加したから、テスト時にはクロック信号を
あまり動作させなくてもＤ形フリップフロップ間のゲー
トのテスｌ−が可能となるため、テスト時間を短縮でき
るという効果がある。
第１図は本発明の実施例に係るＤ形フリップフロップ回
路を示す回路図、第２図はクロック信号及びその反転信
号を示す回路図である。 １．３６；ｌ−ランスファーグー１〜．２，４５．７；
インバータ、８：データ信号、９；クロック信号、１０
；テスト信号、１１：クロック反転信号、１２：マスタ
ー部、１３；スレーブ部、１４；Ｄ形フリップフロップ
出力端
路を示す回路図、第２図はクロック信号及びその反転信
号を示す回路図である。 １．３６；ｌ−ランスファーグー１〜．２，４５．７；
インバータ、８：データ信号、９；クロック信号、１０
；テスト信号、１１：クロック反転信号、１２：マスタ
ー部、１３；スレーブ部、１４；Ｄ形フリップフロップ
出力端
Claims (1)
- （１）データ信号が入力され反転したクロック信号で導
通する第１のトランスファーゲート及びこの第１のトラ
ンスファーゲートの出力を反転する第１のインバータで
構成されたマスター部と、このマスター部の前記第１の
インバータに接続され正転のクロック信号で導通する第
２のトランスファーゲート及びこの第２のトランスファ
ーゲートの出力を反転する第２のインバータで構成され
たスレーブ部とを有するＤ形フリップフロップ回路にお
いて、前記第１のインバータの出力と前記第２のトラン
スファーゲートの出力との間に前記データ信号及びクロ
ック信号とは別の第３の信号により導通する第３のトラ
ンスファーゲートを接続したことを特徴とするＤ形フリ
ップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267821A JPH02113715A (ja) | 1988-10-24 | 1988-10-24 | Ｄ形フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267821A JPH02113715A (ja) | 1988-10-24 | 1988-10-24 | Ｄ形フリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113715A true JPH02113715A (ja) | 1990-04-25 |
Family
ID=17450075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63267821A Pending JPH02113715A (ja) | 1988-10-24 | 1988-10-24 | Ｄ形フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02113715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012859A (en) * | 1988-01-21 | 1991-05-07 | Sanden Corporation | Automotive air conditioning system |
| US6496212B1 (en) | 1998-12-15 | 2002-12-17 | Toshiba Tec Kabushiki Kaisha | Light beam scanning apparatus |
-
1988
- 1988-10-24 JP JP63267821A patent/JPH02113715A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012859A (en) * | 1988-01-21 | 1991-05-07 | Sanden Corporation | Automotive air conditioning system |
| US6496212B1 (en) | 1998-12-15 | 2002-12-17 | Toshiba Tec Kabushiki Kaisha | Light beam scanning apparatus |
| US6831671B2 (en) | 1998-12-15 | 2004-12-14 | Kabushiki Kaisha Toshiba | Light beam scanning apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689416B2 (ja) | フリツプフロツプ | |
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPS5925421A (ja) | 同期式論理回路 | |
| JPH01259274A (ja) | 集積回路の試験方式 | |
| JP2946658B2 (ja) | フリップフロップ回路 | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH05206791A (ja) | Ｄ型フリップフロップ | |
| JPH0311437B2 (ja) | ||
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPS59104820A (ja) | フリツプフロツプ回路 | |
| JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
| JPH0691432B2 (ja) | フリツプフロツプ回路 | |
| JPH06260902A (ja) | フリップフロップ回路 | |
| JPS63103512A (ja) | フリツプフロツプ回路 | |
| JP3143022B2 (ja) | Ｊ−ｋフリップフロップ回路 | |
| JPH01125114A (ja) | 半導体集積回路 | |
| JPH0249056B2 (ja) | ||
| JPS59188227A (ja) | デジタルデ−タ保持回路 | |
| JPS5869122A (ja) | 出力回路 | |
| JPH0233215A (ja) | ラッチ回路 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JPH06260901A (ja) | ラッチ回路及びフリップフロップ回路 | |
| JPH02203611A (ja) | フリップフロップ回路 |