JP2797355B2 - Ｄ形フリップフロップ回路 - Google Patents
Ｄ形フリップフロップ回路Info
- Publication number
- JP2797355B2 JP2797355B2 JP63330121A JP33012188A JP2797355B2 JP 2797355 B2 JP2797355 B2 JP 2797355B2 JP 63330121 A JP63330121 A JP 63330121A JP 33012188 A JP33012188 A JP 33012188A JP 2797355 B2 JP2797355 B2 JP 2797355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- type flip
- clock signal
- transfer gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にマスタースレー
ブ方式によるCMOSのＤ形フリップフロップ回路に関す
る。
ブ方式によるCMOSのＤ形フリップフロップ回路に関す
る。
従来、この種のCMOSのＤ形フリップフロップ回路は、
反転したクロック信号で導通する第１のトランスファー
ゲートと、この第１のトランスファーゲートの出力に接
続された第１のインバータとで構成されたマスター部
と、さらにマスター部の出力である第１のインバータの
出力に接続され、正転のクロック信号で導通する第２の
トランスファーゲートと、この第２のトランスファーゲ
ートの出力に接続された第２のインバータとで構成され
るスレーブ部とを有している。クロック信号の立ち上が
りでマスター部は第１のトランスファーゲートの入力で
あるデータ信号をラッチし、スレーブ部のその信号を送
出し、一方、スレーブ部はクロック信号の立ち上がりで
マスター部より送られたデータ信号を外部へ送出し、ク
ロック信号の立ち下がりでその信号をラッチする。
反転したクロック信号で導通する第１のトランスファー
ゲートと、この第１のトランスファーゲートの出力に接
続された第１のインバータとで構成されたマスター部
と、さらにマスター部の出力である第１のインバータの
出力に接続され、正転のクロック信号で導通する第２の
トランスファーゲートと、この第２のトランスファーゲ
ートの出力に接続された第２のインバータとで構成され
るスレーブ部とを有している。クロック信号の立ち上が
りでマスター部は第１のトランスファーゲートの入力で
あるデータ信号をラッチし、スレーブ部のその信号を送
出し、一方、スレーブ部はクロック信号の立ち上がりで
マスター部より送られたデータ信号を外部へ送出し、ク
ロック信号の立ち下がりでその信号をラッチする。
上述した従来のＤ形フリップフロップ回路はクロック
信号が動作しないとデータ信号を送ることができないた
め、このＤ形フリップフロップ回路がタンデムに接続さ
れている場合、テスト時においてデータ信号を外部へ出
力するためには、クロック信号を何度も入力しなければ
ならず時間がかかるという欠点がある。
信号が動作しないとデータ信号を送ることができないた
め、このＤ形フリップフロップ回路がタンデムに接続さ
れている場合、テスト時においてデータ信号を外部へ出
力するためには、クロック信号を何度も入力しなければ
ならず時間がかかるという欠点がある。
本発明の目的は前記課題を解決したＤ形フリップフロ
ップ回路を提供することにある。
ップ回路を提供することにある。
前記目的を達成するため、本発明に係るＤ形フリップ
フロップ回路は、マスター部と、スレーブ部とを有する
マスタースレーブ方式のＤ形フリップフロップ回路であ
って、 マスター部及びスレーブ部は、トランスファーゲート
をそれぞれ含むものであり、 マスター部のトランスファーゲートは、クロックの反
転信号で導通するものであり、該トランスファーゲート
は、ゲートにテスト信号の反転信号とクロック信号のNA
NDを取った信号が入力するＮチャネルトランジスタと、
ゲートにクロック信号の反転信号とテスト信号のNORを
取った信号が入力するＰチャネルトランジスタとから構
成されたものであり、 スレーブ部のトランスファーゲートは、クロック信号
で導通するものであり、該トンスファーゲートは、ゲー
トにクロック信号が入力するＮチャネルトランジスタ
と、ゲートにクロック信号の反転信号が入力するＰチャ
ネルトランジスタとから構成されたものである。
フロップ回路は、マスター部と、スレーブ部とを有する
マスタースレーブ方式のＤ形フリップフロップ回路であ
って、 マスター部及びスレーブ部は、トランスファーゲート
をそれぞれ含むものであり、 マスター部のトランスファーゲートは、クロックの反
転信号で導通するものであり、該トランスファーゲート
は、ゲートにテスト信号の反転信号とクロック信号のNA
NDを取った信号が入力するＮチャネルトランジスタと、
ゲートにクロック信号の反転信号とテスト信号のNORを
取った信号が入力するＰチャネルトランジスタとから構
成されたものであり、 スレーブ部のトランスファーゲートは、クロック信号
で導通するものであり、該トンスファーゲートは、ゲー
トにクロック信号が入力するＮチャネルトランジスタ
と、ゲートにクロック信号の反転信号が入力するＰチャ
ネルトランジスタとから構成されたものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第１図に
おいて、トランスファーゲート1,3はＰチャネルトラン
ジスタとＮチャネルトランジスタとの組合せで構成され
る。トランスファーゲート１の入力はデータ信号７に接
続され、Ｎチャネルトランジスタ,Pチャネルトランジス
タのゲート入力はそれぞれテスト信号９の反転信号とク
ロック信号のNANDの出力CNB 16と、クロック信号10の反
転出力とテスト信号９のNORの出力CPB18とに接続されて
いる。トランスファーゲート１とこの出力に接続された
インバータ２とによりこのＤ形フリップフロップ回路の
マスター部５が構成される。
おいて、トランスファーゲート1,3はＰチャネルトラン
ジスタとＮチャネルトランジスタとの組合せで構成され
る。トランスファーゲート１の入力はデータ信号７に接
続され、Ｎチャネルトランジスタ,Pチャネルトランジス
タのゲート入力はそれぞれテスト信号９の反転信号とク
ロック信号のNANDの出力CNB 16と、クロック信号10の反
転出力とテスト信号９のNORの出力CPB18とに接続されて
いる。トランスファーゲート１とこの出力に接続された
インバータ２とによりこのＤ形フリップフロップ回路の
マスター部５が構成される。
一方、スレーブ部６はトランスファーゲート３とこれ
に接続されたインバータ４とで構成され、トランスファ
ーゲート３の入力はマスター部５の出力であるインバー
タ２の出力に接続されている。トランスファーゲート３
のＮチャネルトランジスタのゲート入力はクロック信号
10と同一信号CN15に接続され、Ｐチャネルトランジスタ
のゲート入力はクロック信号10をインバータ13により反
転したCP信号（クロック反転信号）17に接続されてい
る。
に接続されたインバータ４とで構成され、トランスファ
ーゲート３の入力はマスター部５の出力であるインバー
タ２の出力に接続されている。トランスファーゲート３
のＮチャネルトランジスタのゲート入力はクロック信号
10と同一信号CN15に接続され、Ｐチャネルトランジスタ
のゲート入力はクロック信号10をインバータ13により反
転したCP信号（クロック反転信号）17に接続されてい
る。
テスト信号９がLOWのとき、上述した本発明のＤ形フ
リップフロップ回路は、従来のＤ形フリップフロップ回
路と同様の動作を行い、クロック信号10の立ち上がりに
よりマスター部５はデータ信号７をラッチし、そのデー
タをスレーブ部６へ次のクロック信号10の立ち上がりに
より転送する。一方、スレーブ部６はマスター部５の出
力をデータ出力端子８へ出力し、クロック信号の立ち上
がりによってラッチする。
リップフロップ回路は、従来のＤ形フリップフロップ回
路と同様の動作を行い、クロック信号10の立ち上がりに
よりマスター部５はデータ信号７をラッチし、そのデー
タをスレーブ部６へ次のクロック信号10の立ち上がりに
より転送する。一方、スレーブ部６はマスター部５の出
力をデータ出力端子８へ出力し、クロック信号の立ち上
がりによってラッチする。
次にテスト信号９をHighとしてテストモードにしたと
き、クロック信号10をHighとすれば、CN信号15,CNB信号
16はHighとなり、CP信号17,CPB信号（クロック反転信
号）18はともにLOWとなるため、トランスファーゲート
１及び３は導通となり、データ信号７はそのままデータ
出力端子８へ送られる。
き、クロック信号10をHighとすれば、CN信号15,CNB信号
16はHighとなり、CP信号17,CPB信号（クロック反転信
号）18はともにLOWとなるため、トランスファーゲート
１及び３は導通となり、データ信号７はそのままデータ
出力端子８へ送られる。
以上説明したように本発明は、テストモード時にデー
タ信号をラッチしないようにテスト時にはクロック信号
をトランスファーゲートのＮチャネルトランジスタのゲ
ートにはHighレベルの信号として入力させ、Ｐチャネル
トランジスタのゲートにはLOWレベルの信号を印加する
ように回路を変更することにより、テスト時のクロック
信号をほとんど動作させなくてもＤ形フリップフロップ
間のゲートがテスト可能となるため、テスト時間を短縮
できるという効果がある。
タ信号をラッチしないようにテスト時にはクロック信号
をトランスファーゲートのＮチャネルトランジスタのゲ
ートにはHighレベルの信号として入力させ、Ｐチャネル
トランジスタのゲートにはLOWレベルの信号を印加する
ように回路を変更することにより、テスト時のクロック
信号をほとんど動作させなくてもＤ形フリップフロップ
間のゲートがテスト可能となるため、テスト時間を短縮
できるという効果がある。
第１図は本発明のＤ形フリップフロップを示す回路図で
ある。 1,3……トランスファーゲート 2,4,11,13……インバータ、５……マスター部 ６……スレーブ部、７……データ信号 ８……Ｄ形フリップフロップ出力 ９……テスト信号、10……クロック信号 12……NAND、14……NOR 17……クロック反転信号
ある。 1,3……トランスファーゲート 2,4,11,13……インバータ、５……マスター部 ６……スレーブ部、７……データ信号 ８……Ｄ形フリップフロップ出力 ９……テスト信号、10……クロック信号 12……NAND、14……NOR 17……クロック反転信号
Claims (1)
- 【請求項１】マスター部と、スレーブ部とを有するマス
タースレーブ方式のＤ形フリップフロップ回路であっ
て、 マスター部及びスレーブ部は、トランスファーゲートを
それぞれ含むものであり、 マスター部のトランスファーゲートは、クロックの反転
信号で導通するものであり、該トランスファーゲート
は、ゲートにテスト信号の反転信号とクロック信号のNA
NDを取った信号が入力するＮチャネルトランジスタと、
ゲートにクロック信号の反転信号とテスト信号のNORを
取った信号が入力するＰチャネルトランジスタとから構
成されたものであり、 スレーブ部のトランスファーゲートは、クロック信号で
導通するものであり、該トンスファーゲートは、ゲート
にクロック信号が入力するＮチャネルトランジスタと、
ゲートにクロック信号の反転信号が入力するＰチャネル
トランジスタとから構成されたものであることを特徴と
するＤ形フリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330121A JP2797355B2 (ja) | 1988-12-27 | 1988-12-27 | Ｄ形フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330121A JP2797355B2 (ja) | 1988-12-27 | 1988-12-27 | Ｄ形フリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174417A JPH02174417A (ja) | 1990-07-05 |
| JP2797355B2 true JP2797355B2 (ja) | 1998-09-17 |
Family
ID=18229037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330121A Expired - Lifetime JP2797355B2 (ja) | 1988-12-27 | 1988-12-27 | Ｄ形フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7296203B2 (en) * | 2005-10-11 | 2007-11-13 | Advantest Corporation | Test apparatus, program and recording medium |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279614A (ja) * | 1987-05-12 | 1988-11-16 | Mitsubishi Electric Corp | 論理集積回路 |
-
1988
- 1988-12-27 JP JP63330121A patent/JP2797355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02174417A (ja) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587248B2 (ja) | スキャン用フリップフロップ | |
| US3976949A (en) | Edge sensitive set-reset flip flop | |
| JPH077901B2 (ja) | フリップフロップ回路 | |
| US5140180A (en) | High speed cmos flip-flop employing clocked tristate inverters | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| JP2786463B2 (ja) | フリップフロップ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH1093397A (ja) | Ｄ型フリップフロップ | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 | |
| JPH0311437B2 (ja) | ||
| JPH07135449A (ja) | フリップフロップ回路 | |
| JPS635299Y2 (ja) | ||
| JP2575834B2 (ja) | フリップフロップ回路 | |
| JPH0691432B2 (ja) | フリツプフロツプ回路 | |
| JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
| JPH01125114A (ja) | 半導体集積回路 | |
| JPH0249056B2 (ja) | ||
| JP3143022B2 (ja) | Ｊ−ｋフリップフロップ回路 | |
| JPS6083165A (ja) | 動作モ−ド設定方式 | |
| JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
| JPH03181223A (ja) | バイナリカウンタ | |
| JPH0666659B2 (ja) | セット・リセット付ｄフリップフロップ回路 | |
| JPH0352686B2 (ja) | ||
| JPH02198215A (ja) | フリップフロップ回路 | |
| JPH0257732B2 (ja) |