JPS5869122A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS5869122A JPS5869122A JP56169249A JP16924981A JPS5869122A JP S5869122 A JPS5869122 A JP S5869122A JP 56169249 A JP56169249 A JP 56169249A JP 16924981 A JP16924981 A JP 16924981A JP S5869122 A JPS5869122 A JP S5869122A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- latch
- output terminal
- high impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は出力回路に関する。
出力回路には入出力兼用端子やバスに接続される出力端
子等で信号を出力しないでハイ・インピーダンス状態に
で籾るものが従来よりあるが、これらの端子は例えば予
めプログラムされたコントロール信号に従ってハイ・イ
ンピーダンス状態になるだけでプログラムのコントロー
ルミスやタイミンクのずれやプリント板の配線ミス・ボ
ン尋で他の出力等と短絡した場合は何ら対策がなく異常
電流が流れて消費電力が増すだけでなく、出力端子を破
壊してしまう事もある。
子等で信号を出力しないでハイ・インピーダンス状態に
で籾るものが従来よりあるが、これらの端子は例えば予
めプログラムされたコントロール信号に従ってハイ・イ
ンピーダンス状態になるだけでプログラムのコントロー
ルミスやタイミンクのずれやプリント板の配線ミス・ボ
ン尋で他の出力等と短絡した場合は何ら対策がなく異常
電流が流れて消費電力が増すだけでなく、出力端子を破
壊してしまう事もある。
本発明はこの点を考慮し出力端子が他の電位と短絡した
時、この出力端子を自・動的にハイ・インピーダンス状
態にすると共に短絡している事を示す信号を発生して、
消費電力を押え、又出力回路を破壊から守る事を可能に
したものである。
時、この出力端子を自・動的にハイ・インピーダンス状
態にすると共に短絡している事を示す信号を発生して、
消費電力を押え、又出力回路を破壊から守る事を可能に
したものである。
本発明による出力回路は出力したいデータ信号と出力端
子の信号との一致回路と、前記一致回路の出力が一致で
ある時は前記データ信号を出力端子に出力し、不一致の
時には前記出力端子をハイ・インピーダンス状態にする
制御ゲートとを有する。
子の信号との一致回路と、前記一致回路の出力が一致で
ある時は前記データ信号を出力端子に出力し、不一致の
時には前記出力端子をハイ・インピーダンス状態にする
制御ゲートとを有する。
次に本発明の一実施例をＮチャネルＭＯ８）ランジスタ
を用いた場合について第１図に従って説明する。
を用いた場合について第１図に従って説明する。
この第１図においてまず出力したいデータをラッチ入力
に入れると共にラッチクロックを高電位（以後＠ｌ Ｈ
ｐ＋とする）にしてラッチにデータを書き込む。
に入れると共にラッチクロックを高電位（以後＠ｌ Ｈ
ｐ＋とする）にしてラッチにデータを書き込む。
このラッチクロックは出力データ変更時に一致回路の２
人力排他的論理和回路（ＥＸ−ＮＯＲ）６の不一致信号
を消すための２人力Ｎ０Ｒ５にも入り、ラッチクロック
″′Ｈ″が出ている間はラッチの出力が無条件に端子に
出力される。端子が他の電位と短絡していない時はラッ
チの出力と端子の出力は同相になるので一致回路のＥＸ
−ＮＯＲ６は′″Ｈ’″が出力される。従ってラッチク
ロックが切れて低電位（以後″′Ｌ”とする）になって
もハイ・インピーダンス信号のＮＯ几５は”Ｌ”のまま
で端子にはラッチの出力がそのまま出続ける。
人力排他的論理和回路（ＥＸ−ＮＯＲ）６の不一致信号
を消すための２人力Ｎ０Ｒ５にも入り、ラッチクロック
″′Ｈ″が出ている間はラッチの出力が無条件に端子に
出力される。端子が他の電位と短絡していない時はラッ
チの出力と端子の出力は同相になるので一致回路のＥＸ
−ＮＯＲ６は′″Ｈ’″が出力される。従ってラッチク
ロックが切れて低電位（以後″′Ｌ”とする）になって
もハイ・インピーダンス信号のＮＯ几５は”Ｌ”のまま
で端子にはラッチの出力がそのまま出続ける。
次に端子が他の出力等と短絡し、その電位が出力じたい
データと逆相の場合は一致回路のＥＸ−ＮＯＲ５は′Ｌ
″を出力する。この時ラッチ書き込み状綿でなければ即
ちラッチクロックが＠Ｌ′″であればハイ・インピーダ
ンス信号Ｎ０Ｒ５は＠Ｈｎを出力し、端子はハイ・イン
ピーダンス状態になる。
データと逆相の場合は一致回路のＥＸ−ＮＯＲ５は′Ｌ
″を出力する。この時ラッチ書き込み状綿でなければ即
ちラッチクロックが＠Ｌ′″であればハイ・インピーダ
ンス信号Ｎ０Ｒ５は＠Ｈｎを出力し、端子はハイ・イン
ピーダンス状態になる。
ここでハイ・インピーダンス信号のＮ０Ｒ５の出力は出
力回路外に１）出して出力端子の短絡をに使用できる。
力回路外に１）出して出力端子の短絡をに使用できる。
このように本発明によればわずがな付加回路で出力端子
が他の電位と短絡した時自動的に端子をハイ・インピー
ダンスにする事ができるので、出力端子の異常電流をな
くし又出力端子を破壊から守る事ができる。
が他の電位と短絡した時自動的に端子をハイ・インピー
ダンスにする事ができるので、出力端子の異常電流をな
くし又出力端子を破壊から守る事ができる。
本実施例ではＮチャネルＭＯ８）ランジスタを用いて説
明を行ったがＰチャネルＭＯ８）ランジスタやＣ−ＭＯ
Ｓを用いた場合でも適用可能である。又出力回路で説明
を行ったが入出力回路で本同様に適用できる。
明を行ったがＰチャネルＭＯ８）ランジスタやＣ−ＭＯ
Ｓを用いた場合でも適用可能である。又出力回路で説明
を行ったが入出力回路で本同様に適用できる。
第１図は本発明の一実施例を示すブロック図である。
ｌ・・・・・・出力ラッチ％ ２・・川・インバータ、
３，４・・・・・・２人力ＮＯＲ，５・川・・ハイ・イ
ンピーダンス要求信号を出す２人力ＮＯＲ，６・・団・
一致回路２人力ＥＸ−ＮＯＲ、７、８・＝−・−Ｎ −
ｃ ｈ ） ラ７ジスタ。 阜１図
３，４・・・・・・２人力ＮＯＲ，５・川・・ハイ・イ
ンピーダンス要求信号を出す２人力ＮＯＲ，６・・団・
一致回路２人力ＥＸ−ＮＯＲ、７、８・＝−・−Ｎ −
ｃ ｈ ） ラ７ジスタ。 阜１図
Claims (1)
- 出力したいデータ信号と出方端子の信号との一致回路と
、前記一致回路の出力が一致である時は前記データ信号
を出力端子に出力し、不一致の時には前記出力端子をハ
イ・インピーダンス状態にする制御ゲートを有する出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169249A JPS5869122A (ja) | 1981-10-21 | 1981-10-21 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169249A JPS5869122A (ja) | 1981-10-21 | 1981-10-21 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5869122A true JPS5869122A (ja) | 1983-04-25 |
Family
ID=15883001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169249A Pending JPS5869122A (ja) | 1981-10-21 | 1981-10-21 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267194A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 入出力装置およびその制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117408A (en) * | 1980-02-20 | 1981-09-14 | Fujitsu Ltd | Driver circuit |
| JPS57178425A (en) * | 1981-04-10 | 1982-11-02 | Tektronix Inc | Protecting circuit for data driver |
-
1981
- 1981-10-21 JP JP56169249A patent/JPS5869122A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117408A (en) * | 1980-02-20 | 1981-09-14 | Fujitsu Ltd | Driver circuit |
| JPS57178425A (en) * | 1981-04-10 | 1982-11-02 | Tektronix Inc | Protecting circuit for data driver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267194A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 入出力装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JP2848106B2 (ja) | リセット回路 | |
| JPS5869122A (ja) | 出力回路 | |
| US4802089A (en) | Status flag handling in a digital data processing system | |
| JP3225528B2 (ja) | レジスタ回路 | |
| JPS61262827A (ja) | 半導体集積回路装置 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS63253598A (ja) | Ｒｏｍ装置 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JP3066645B2 (ja) | 半導体装置 | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 | |
| JPS63103512A (ja) | フリツプフロツプ回路 | |
| JPH03204219A (ja) | Ｃｍｏｓラッチ回路 | |
| JPH053006B2 (ja) | ||
| JPS59188227A (ja) | デジタルデ−タ保持回路 | |
| JP2705085B2 (ja) | デコーダのテスト回路 | |
| JPH01162414A (ja) | 出力回路 | |
| JP3143022B2 (ja) | Ｊ−ｋフリップフロップ回路 | |
| JPS61269544A (ja) | バスタ−ミネ−タ | |
| JPS6083300A (ja) | 誤動作検出回路 | |
| JPS58159282A (ja) | デ−タ出力制御回路 | |
| JPS6125257B2 (ja) | ||
| JPH05335926A (ja) | 短絡保護付き出力回路 | |
| JPH04284522A (ja) | マイクロコンピュータ | |
| JPS61173518A (ja) | 信号断検出回路 |