JPS6022774B2 - 入出力端子制御方式 - Google Patents
入出力端子制御方式Info
- Publication number
- JPS6022774B2 JPS6022774B2 JP52089834A JP8983477A JPS6022774B2 JP S6022774 B2 JPS6022774 B2 JP S6022774B2 JP 52089834 A JP52089834 A JP 52089834A JP 8983477 A JP8983477 A JP 8983477A JP S6022774 B2 JPS6022774 B2 JP S6022774B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output mode
- output terminal
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明は、入出力兼用端子を有するマイクロコンピュー
タ用集積回路の入出力端子制御方式に関するものである
。
タ用集積回路の入出力端子制御方式に関するものである
。
一般に、入出力兼用端子を有するマイクロコンビュー外
こおいて、データバス等の特定の入出力端子を除けば、
同一のシステムでは入出力兼用端子を入力か或いは出力
の一方のモード‘こ固定して用いるのが普通である。
こおいて、データバス等の特定の入出力端子を除けば、
同一のシステムでは入出力兼用端子を入力か或いは出力
の一方のモード‘こ固定して用いるのが普通である。
また、一般にはその入出力のモード設定には、フオトマ
スク上にオプション部分を設けて集積回路チップ上に固
定する方法と、入出力のモード設定命令を命令セットに
組み込んでおき、入出力モードを設定する方法とがある
。前者では、フオトマスクにオプションを設けることが
必要となり、派生品種が生じ、生産、管理が複雑になる
という欠点があった。また、後者の方法では同一システ
ム内では最初に１回しか使用しない入出力モード設定命
令を設けなければならないという欠点があった。本発明
は、上述の様な欠点を除去する為になされたものであり
、従って本発明の目的は、フオトマスクのオプション部
分を不要として生産、管理面に於て簡単化すると共に、
また、有効度の低い、命令を取り除いて、他の有効な命
令を追加できる新規な入出力端子制御方式を提供するこ
とにある。
スク上にオプション部分を設けて集積回路チップ上に固
定する方法と、入出力のモード設定命令を命令セットに
組み込んでおき、入出力モードを設定する方法とがある
。前者では、フオトマスクにオプションを設けることが
必要となり、派生品種が生じ、生産、管理が複雑になる
という欠点があった。また、後者の方法では同一システ
ム内では最初に１回しか使用しない入出力モード設定命
令を設けなければならないという欠点があった。本発明
は、上述の様な欠点を除去する為になされたものであり
、従って本発明の目的は、フオトマスクのオプション部
分を不要として生産、管理面に於て簡単化すると共に、
また、有効度の低い、命令を取り除いて、他の有効な命
令を追加できる新規な入出力端子制御方式を提供するこ
とにある。
本発明の上記目的は、入出力兼用端子を有するマイクロ
コンピュータ用集積回路において、入出力兼用端子の入
出力モードの設定の為にシステムの初期リセット信号で
発生されるプログラムメモリの特定のアドレスに入出力
モード設定情報を格納しておき、このの情報を初期リセ
ット信号発生時に初期リセット信号により発生されるク
ロックパルスを読み込みクロツクとする入出力モード設
定レジスタに読み込み、このレジスタの出力を用いて入
出力兼用端子の入出力モードを決定することを特徴とす
る入出力端子制御方式、によって達成される。
コンピュータ用集積回路において、入出力兼用端子の入
出力モードの設定の為にシステムの初期リセット信号で
発生されるプログラムメモリの特定のアドレスに入出力
モード設定情報を格納しておき、このの情報を初期リセ
ット信号発生時に初期リセット信号により発生されるク
ロックパルスを読み込みクロツクとする入出力モード設
定レジスタに読み込み、このレジスタの出力を用いて入
出力兼用端子の入出力モードを決定することを特徴とす
る入出力端子制御方式、によって達成される。
以下に、プログラムメモリとして読み出し専用メモリ（
ＲＯＭ）を内蔵している１チップマイクロコンピュータ
の場合を一実施例として、本発明を図面を参照しながら
詳細に説明する。
ＲＯＭ）を内蔵している１チップマイクロコンピュータ
の場合を一実施例として、本発明を図面を参照しながら
詳細に説明する。
第１図は本発明の−実施例のブロック図である。
図に於て、参照番号１は１チップマイクロコンピュータ
を示し、該１チップマイクロコンピュータ１はプログラ
ムメモリとしての読み出し専用メモリ（ＲＯＭ）２を内
蔵している。参照番号３はプログラムカウンタ、４はア
ドレス信号、５はデータバス又は専用信号線、６は入出
力モード設定レジスタ、７は初期リセツト信号、８はク
ロツクパルスを夫々示している。９は本発明によって新
たに設けられた入出力モードの読み込みクロック発生ゲ
ートを示し、該ゲート９の入力には初期リセット信号７
及びクロツクパルス８が結合され、その出力は入出力モ
ード設定レジスタ６に結合されている。
を示し、該１チップマイクロコンピュータ１はプログラ
ムメモリとしての読み出し専用メモリ（ＲＯＭ）２を内
蔵している。参照番号３はプログラムカウンタ、４はア
ドレス信号、５はデータバス又は専用信号線、６は入出
力モード設定レジスタ、７は初期リセツト信号、８はク
ロツクパルスを夫々示している。９は本発明によって新
たに設けられた入出力モードの読み込みクロック発生ゲ
ートを示し、該ゲート９の入力には初期リセット信号７
及びクロツクパルス８が結合され、その出力は入出力モ
ード設定レジスタ６に結合されている。
１０は入出力モード設定信号、１１は入出力端子（ボー
ト）を夫々示している。
ト）を夫々示している。
例えば電源の“ＯＮ’’によって発生する初期リセット
信号７によってプログラムカウンタ３から発生されるメ
モリ２のアドレス信号４によって指定される特定のアド
レス（例えば０番地）には、ｎビットの入出力モード設
定情報が格納されている。このｎビットはｎ組の任意の
ビット長の入出力兼用端子（ボート）１１と対応してい
て、メモリ２の出力ビット長をｎとしたときに、ｍとｎ
との間にはｍＺｎの関係を満足することが必要である。
ここで初期リセット信号７がアクティブになると、プロ
グラムメモリ３は入出力モード設定情報の格納されてい
るメモリ２の前記特定のアドレスを発生する。また、初
期リセット信号７がアクティブのときには、入力クロッ
クパルス８を通過させるゲート９は、初期リセット信号
７がアクティブになっているので入出力設定レジスタ６
の読み込みクロックパルスを発生させる。従って、メモ
リ２のｍビット出力の内のｎビットの入出力モード設定
情報は、それぞれデータバス或いは専用信号線５を介し
てｎビットの入出力モード設定レジスタ６に格納される
。以後システムの電源が“ＯＦＦ”状態になるまでこの
内容は保持され、レジスタ６の出力１０はそれぞれに対
応したｎ組の入出力端子（ボート）１１を入力端子又は
出力端子に設定する。即ち、最初に読み出し専用メモリ
２から読み込まれた入出力モード設定レジスタ６の内容
が以後入出力端子のモードを制御、設定するわけである
。上記実施例では、１チップマイクロコンピュータの場
合について説明したが、ビットスライス型のものを含め
て、プログラムメモリを別チップで設ける様なマルチチ
ップ構成のマイクロコンピュータの場合でも本発明が同
様に適用できることはいうまでもない。
信号７によってプログラムカウンタ３から発生されるメ
モリ２のアドレス信号４によって指定される特定のアド
レス（例えば０番地）には、ｎビットの入出力モード設
定情報が格納されている。このｎビットはｎ組の任意の
ビット長の入出力兼用端子（ボート）１１と対応してい
て、メモリ２の出力ビット長をｎとしたときに、ｍとｎ
との間にはｍＺｎの関係を満足することが必要である。
ここで初期リセット信号７がアクティブになると、プロ
グラムメモリ３は入出力モード設定情報の格納されてい
るメモリ２の前記特定のアドレスを発生する。また、初
期リセット信号７がアクティブのときには、入力クロッ
クパルス８を通過させるゲート９は、初期リセット信号
７がアクティブになっているので入出力設定レジスタ６
の読み込みクロックパルスを発生させる。従って、メモ
リ２のｍビット出力の内のｎビットの入出力モード設定
情報は、それぞれデータバス或いは専用信号線５を介し
てｎビットの入出力モード設定レジスタ６に格納される
。以後システムの電源が“ＯＦＦ”状態になるまでこの
内容は保持され、レジスタ６の出力１０はそれぞれに対
応したｎ組の入出力端子（ボート）１１を入力端子又は
出力端子に設定する。即ち、最初に読み出し専用メモリ
２から読み込まれた入出力モード設定レジスタ６の内容
が以後入出力端子のモードを制御、設定するわけである
。上記実施例では、１チップマイクロコンピュータの場
合について説明したが、ビットスライス型のものを含め
て、プログラムメモリを別チップで設ける様なマルチチ
ップ構成のマイクロコンピュータの場合でも本発明が同
様に適用できることはいうまでもない。
以上説明した如く、本方式を用いれば、電源の“ＯＮ”
等で発生される初期リセツト信号によって入出力兼用端
子の入出力モードの設定が可能となり、専用の入出力モ
ード設定命令を命令セットに加える必要がなくなり、ま
た、フオトマスクのオプションによって入出力モードを
集積回路チップ上に固定する必要もなくなるという利点
がある。
等で発生される初期リセツト信号によって入出力兼用端
子の入出力モードの設定が可能となり、専用の入出力モ
ード設定命令を命令セットに加える必要がなくなり、ま
た、フオトマスクのオプションによって入出力モードを
集積回路チップ上に固定する必要もなくなるという利点
がある。
以上本発明はその良好な一実施例について説明されたが
、それは単なる例示的なものであり、ここで説明された
実施例によってのみ本願発明が限定されるものでないこ
とは勿論である。
、それは単なる例示的なものであり、ここで説明された
実施例によってのみ本願発明が限定されるものでないこ
とは勿論である。
第１図は本発明に係る入出力端子制御方式の実施例によ
るブロック図である。 １…１チップマイク。 コンピュータ、２…読み出し専用メモリ（ＲＯＭ）、３
・・・プログラムカウンタ、４・・・アドレス信号、５
・・・データバス或いは専用信号線、６・・・入出力モ
ード設定レジスタ、７…初期リセット信号、８・・・ク
ロツクパルス、９・・・入出力モード設定レジスタの読
み込みクロック発生ゲート、ＩＣ・・・入出力モード設
定信号、１ １・・・入出力端子（ボート）。＊１図
るブロック図である。 １…１チップマイク。 コンピュータ、２…読み出し専用メモリ（ＲＯＭ）、３
・・・プログラムカウンタ、４・・・アドレス信号、５
・・・データバス或いは専用信号線、６・・・入出力モ
ード設定レジスタ、７…初期リセット信号、８・・・ク
ロツクパルス、９・・・入出力モード設定レジスタの読
み込みクロック発生ゲート、ＩＣ・・・入出力モード設
定信号、１ １・・・入出力端子（ボート）。＊１図
Claims (1)
- １ 入出力兼用端子を有するマイクロコンピユータ用集
積回路に於て、入出力兼用端子の入出力モードの設定の
為にシステムの初期リセツト信号で発生されるプログラ
ムメモリの特定アドレスに入出力モード設定情報を格納
しておき、この情報を初期リセツト信号発生時に初期リ
セツト信号により発生されるクロツクパルスを読み込み
クロツクとする入出力モード設定レジスタに読み込み、
このレジスタの出力を用いて入出力兼用端子の入出力モ
ードを決定することを特徴とする入出力端子制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52089834A JPS6022774B2 (ja) | 1977-07-28 | 1977-07-28 | 入出力端子制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52089834A JPS6022774B2 (ja) | 1977-07-28 | 1977-07-28 | 入出力端子制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5425131A JPS5425131A (en) | 1979-02-24 |
| JPS6022774B2 true JPS6022774B2 (ja) | 1985-06-04 |
Family
ID=13981782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52089834A Expired JPS6022774B2 (ja) | 1977-07-28 | 1977-07-28 | 入出力端子制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022774B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218140A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Micro Comput Eng Ltd | デ−タ処理装置 |
| EP0177280B1 (en) * | 1984-09-28 | 1991-05-29 | Advanced Micro Devices, Inc. | Dynamically controllable output logic circuit |
| JPH0664622B2 (ja) * | 1986-04-09 | 1994-08-22 | 日本電気株式会社 | マイクロコンピユ−タ |
| JP2697772B2 (ja) * | 1991-04-01 | 1998-01-14 | 富士通株式会社 | 情報処理装置 |
-
1977
- 1977-07-28 JP JP52089834A patent/JPS6022774B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5425131A (en) | 1979-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| EP0327950A2 (en) | Address modification circuit | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH0330917Y2 (ja) | ||
| JPH054039Y2 (ja) | ||
| JP2806849B2 (ja) | メモリアドレス制御装置 | |
| JPS6134795A (ja) | リ−ドオンリ−メモリ | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH04372038A (ja) | コンピュータシステム | |
| JPH03276346A (ja) | メモリカード | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS61137294A (ja) | メモリ集積回路 | |
| JPH04332994A (ja) | 半導体記憶装置 | |
| JPH06124228A (ja) | メモリアクセス方式 | |
| JPH10289127A (ja) | 開発用エミュレータのトレース回路 | |
| JPH11272495A (ja) | データバス値確定回路およびマイクロコンピュータ | |
| JPS60230261A (ja) | マルチプロセツサシステムにおける初期化制御方式 | |
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPS62111329A (ja) | 制御回路の異常出力防止方法および回路 | |
| JPH0575072B2 (ja) | ||
| JPH07219896A (ja) | 半導体集積回路 | |
| JPH0155504B2 (ja) | ||
| JPH04241622A (ja) | マイクロプロセッサ |