JPS6134795A - リ−ドオンリ−メモリ - Google Patents
リ−ドオンリ−メモリInfo
- Publication number
- JPS6134795A JPS6134795A JP15480184A JP15480184A JPS6134795A JP S6134795 A JPS6134795 A JP S6134795A JP 15480184 A JP15480184 A JP 15480184A JP 15480184 A JP15480184 A JP 15480184A JP S6134795 A JPS6134795 A JP S6134795A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- inconvenient
- output signal
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はリードオンリーメモリ（以下ＲＯＭと記す）に
関する。
関する。
（従来技術）
一般にＲＯＭでは内部に記憶されているデータを書き替
えることができないので、従来はこの内部データに不都
合があることが判明すると、該ＲＯＭの使用を断念して
新しいＦＬＯＭを作らなければならないという欠点があ
った。
えることができないので、従来はこの内部データに不都
合があることが判明すると、該ＲＯＭの使用を断念して
新しいＦＬＯＭを作らなければならないという欠点があ
った。
（発明の目的）
本発明の目的は、ＲＯＭにレジスタを設け、該ＲＯＭに
セットされている不都合のあるデータのアドレス情報と
アクセスしようとするアドレス情報とが一致したときそ
の旨を出力することによシ上記欠点を解決し、不都合の
あるデータだけを捨てるようにしたＲＯＭを提供するこ
とにある。
セットされている不都合のあるデータのアドレス情報と
アクセスしようとするアドレス情報とが一致したときそ
の旨を出力することによシ上記欠点を解決し、不都合の
あるデータだけを捨てるようにしたＲＯＭを提供するこ
とにある。
（発明の構成）
本発明によれば、データバスからのデータに不都合があ
ると判明したときそのアドレスをセットするレジスタと
、前記データをアクセスしようとするときアドレスバス
かものアドレス情報と前記レジスタの内容とが一致した
か否かを示す信号を出力する比較回路とを備えることを
特徴とするＲＯＭが得られる。
ると判明したときそのアドレスをセットするレジスタと
、前記データをアクセスしようとするときアドレスバス
かものアドレス情報と前記レジスタの内容とが一致した
か否かを示す信号を出力する比較回路とを備えることを
特徴とするＲＯＭが得られる。
（実施例）
次に図面を＃照して本発明について説明する０図は本発
明のＲＯＭの一実施例を示すブロック図である。
明のＲＯＭの一実施例を示すブロック図である。
同図においてＲＯＭは書込み信号１０１によりデータバ
ス１０２からの不都合のあるデータのアドレス情報を書
き込む４ビツトレジスタ１１と。
ス１０２からの不都合のあるデータのアドレス情報を書
き込む４ビツトレジスタ１１と。
４ビ、トレジスタ′１１の内容とアドレスノくス１０３
からのアクセスしようとするアドレス情報とを比較しそ
の比較結果の出力信号１０４を出力する比較回路１２と
を備えてなる０ 続いて本実施例の動作について説明する０今、一般的方
法によりＲＯＭのあるデータに不都合があると判明した
とき、その不都合のあるデータのアドレス情報を書込み
信号１０１によｐ４ビットレジスタ１１にあらかじめ書
き込んで裏・＜。
からのアクセスしようとするアドレス情報とを比較しそ
の比較結果の出力信号１０４を出力する比較回路１２と
を備えてなる０ 続いて本実施例の動作について説明する０今、一般的方
法によりＲＯＭのあるデータに不都合があると判明した
とき、その不都合のあるデータのアドレス情報を書込み
信号１０１によｐ４ビットレジスタ１１にあらかじめ書
き込んで裏・＜。
ここで前記不都合のあるデータをアクセスしようとして
アドレスバス１０３にそのアドレス情報をセットすると
、比較回路１２は該アドレス情報と４ビ、ト１／ジスタ
１１の内容を排他的論理和ゲートにより比較し、一致し
たとき論理和ゲートからローレベルの出力信号１０４を
出力する。従ってＲＯＭの使用省は該出力信号１０４を
割込み信号として使用したり、または該出力信号１０４
を常時チェ、りするととＫよシ、該ＲＯＭから入力した
データが正確か否かを知ることができる。つまり、不都
合なデータを捨て、別の正確なデータと置き換えること
が可能となる。
アドレスバス１０３にそのアドレス情報をセットすると
、比較回路１２は該アドレス情報と４ビ、ト１／ジスタ
１１の内容を排他的論理和ゲートにより比較し、一致し
たとき論理和ゲートからローレベルの出力信号１０４を
出力する。従ってＲＯＭの使用省は該出力信号１０４を
割込み信号として使用したり、または該出力信号１０４
を常時チェ、りするととＫよシ、該ＲＯＭから入力した
データが正確か否かを知ることができる。つまり、不都
合なデータを捨て、別の正確なデータと置き換えること
が可能となる。
なおレジスタは本実施例に示したチビットレジスタ１１
に限るものでなく、また比較回路は不一致信号を出力す
るものであってもよい０（発明の効果） 以上の説明により明らかなように本発明の頭によれば、
比較回路から比較結果が出力されるので、その出力信号
によシネ都合のあるデータだけを捨てＲＯＭの正確なデ
ータはそのまま使用でき、ＲＯＭそのものを新しいもの
とする必賛がないという効果が生じる。
に限るものでなく、また比較回路は不一致信号を出力す
るものであってもよい０（発明の効果） 以上の説明により明らかなように本発明の頭によれば、
比較回路から比較結果が出力されるので、その出力信号
によシネ都合のあるデータだけを捨てＲＯＭの正確なデ
ータはそのまま使用でき、ＲＯＭそのものを新しいもの
とする必賛がないという効果が生じる。
図は本発明のＲＯＭの一実施例を示すプロ、り図である
０ 図において、 １１・・・・・・４ビツトレジスタ、１２・・・・・・
比較回路。 １０１・・・・・・書込み信号、１０２・・・・・・デ
ータバス、１０３・・・・・アドレスバス、１０４・・
・・出力信号。
０ 図において、 １１・・・・・・４ビツトレジスタ、１２・・・・・・
比較回路。 １０１・・・・・・書込み信号、１０２・・・・・・デ
ータバス、１０３・・・・・アドレスバス、１０４・・
・・出力信号。
Claims (1)
- データバスからのデータに不都合があると判明したと
きそのアドレスをセットするレジスタと、前記データを
アクセスしようとするときアドレスバスからのアドレス
情報と前記レジスタの内容とが一致したか否かを示す信
号を出力する比較回路とを備えることを特徴とするリー
ドオンリーメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480184A JPS6134795A (ja) | 1984-07-25 | 1984-07-25 | リ−ドオンリ−メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480184A JPS6134795A (ja) | 1984-07-25 | 1984-07-25 | リ−ドオンリ−メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134795A true JPS6134795A (ja) | 1986-02-19 |
Family
ID=15592186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15480184A Pending JPS6134795A (ja) | 1984-07-25 | 1984-07-25 | リ−ドオンリ−メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360355U (ja) * | 1989-10-18 | 1991-06-13 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130445A (ja) * | 1974-09-09 | 1976-03-15 | Hitachi Ltd |
-
1984
- 1984-07-25 JP JP15480184A patent/JPS6134795A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130445A (ja) * | 1974-09-09 | 1976-03-15 | Hitachi Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360355U (ja) * | 1989-10-18 | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5958700A (ja) | 記憶保護判定方式 | |
| KR850700079A (ko) | 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터 | |
| JPS6134795A (ja) | リ−ドオンリ−メモリ | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| KR890015119A (ko) | 데이타 처리기 | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JPS5987546A (ja) | ソフトウエア保護方式 | |
| JPS5577072A (en) | Buffer memory control system | |
| JP3335821B2 (ja) | 領域指定回路 | |
| JPS60121582A (ja) | 半導体情報記憶装置 | |
| JPH0770231B2 (ja) | 電気的に消去可能なｐｒｏｍ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS556679A (en) | Check system of error control circuit | |
| JPS6488641A (en) | Information processor | |
| JPS58163095U (ja) | 欠陥処理回路 | |
| JPS58129554U (ja) | メモリマツプ式ｉ／ｏを有するデ−タ処理装置 | |
| JPS58122150U (ja) | メモリへの不正アクセス検出回路 | |
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS60226099A (ja) | チツプ消去制御回路 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS6419457A (en) | Memory device |