JPH0496840A

JPH0496840A - 半導体ファイルメモリ装置

Info

Publication number: JPH0496840A
Application number: JP2214766A
Authority: JP
Inventors: Mikio Matoba; 的場　美幾夫
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 1990-08-14
Filing date: 1990-08-14
Publication date: 1992-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、半導体ファイルメモリ装置に関し、詳しく
は、メモリカード等の記憶媒体を複数使用する半導体フ
ァイルメモリに関する。

［従来の技術］従来、記憶媒体として複数のメモリカードを使用した半
導体ファイルメモリとしては、第４図に示すものが公知
である。（特願昭８２−２５８８同図において、２０は
半導体ファイルメモリ本体であって、これに複数のメモ
リカード２２ａ。

２２ｂ、・・・が接続されている。これらのメモリカー
ドのどれか一つに内蔵されているメモリをホストコンピ
ュータ１７からアクセスする場合、ホストコンピュータ
１７は、バス２３を介して、インタフェース１９にアド
レス情報、転送データ等とメモリカード選択信号とをパ
ラレルに送出する。

このときインタフェース１９は、メモリカード選択信号
をメモリカード選択回路２１に送出し、メモリカード選
択回路２１はその信号に対応して選択されるメモリカー
ドをアクセス可能状態にする。

そこで、ホストコンピュータはその選択したメモリカー
ド内のメモリに対し書込み・読出し等の処理を行う。

［解決しようとする課題］ところが、このような従来の半導体ファイルメモリには
以下に示す問題点があった。

ホストコンピュータ１７は、どのメモリカードにアクセ
スするのかを指定するために、アドレス情報、転送デー
タ等とメモリカード選択信号を、＜ラレルに送出しなけ
ればならず、その送出タイミンググ制御が必要となる等
、ホストコンピュータにおける操作が複雑である。

また、バス２３はメモリカード選択信号を送出するため
のバスを含んでいなければならず、さらに、メモリカー
ド選択回路２１が選択されたメモリカードへのアクセス
を可能にするための信号を送出するバス２４も必要とな
るなど、回路が複雑になり、部品点数の増加の原因にな
っている。

この発明は、このような従来技術の問題点を解決するも
のであって、ホストコンピュータにおけるメモリアクセ
スの操作が容易で、かつ、部品点数の少ない半導体ファ
イルメモリ装置を提供することを目的とする。

［解決しようとする課題］この目的を達成するために、この発明の半導体ファイル
メモリ装置の特徴は、ホストコンピュータから複数のメ
モリカードの一つ、一部または全部を選択することがで
きるＩＤ情報とアドレス情報と転送データとを有するシ
リアルデータ列を受け、かつ、複数の記憶媒体の全部に
そのシリアルデータ列を送出するインタフェースとを備
えており、メモリカードが、そのＩＤ番号を記憶してい
るＩＤ番号記憶手段と、シリアルデータ列に含まれるＩ
Ｄ情報を保持するレジスタと、このレジスタのＩＤ情報
とＩＤ番号記憶手段に記憶されたＩＤ番号とが一致した
ときに半導体メモリをアクセスするアクセス回路とを有
しているものである。

［作用］メモリカードを選択するためのＩＤ情報をアドレス情報
及び転送データとともにシリアルデータ列で送出するた
め、メモリカード選択信号を送出するためのバスが不要
となり、ホストコンピュータにおけるメモリアクセスの
制御が容易となる。

また、各々のメモリカードが内部に記憶したＩＤ番号と
７リアルデータに含まれたＩＤ情報とを比較して、両者
が一致したときに内部のメモリのアクセスを可能とする
ため、従来必要であったメモリカード選択回路やバスが
不要となり、部品点数が減少する。

［実施例コ以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用した半導体ファイルメモリ装
置の記憶媒体として用いるメモリカードの一実施例を表
すブロック図である。

メモリカード１は、半導体ファイルメモリ本体に接続さ
れたとき、入出力端子１２を介してシリアルデータ列を
受ける。このシリアル信号列は、第２図に／Ｎすフレー
ム構造となっており、先頭にスタートフラグをイＪ゛シ
、次にＩＤ情報、その次にアクセスするメモリのアドレ
スや転送データ等の情報を含み、最後にストップフラグ
か付加されている。

入出力信号分割回路１３は、入出力端［２から信号が入
力されると、それを７リアル／パラレルｆ換器（Ｓ／Ｐ
）２に送出し、シリアル／パラレル変換器２はシリアル
データ列１６を、例えば、８ビ、トパラレルデータに変
換し、スタートフラグ検出回路５、ＩＤレジスタ６、ア
クセス制御部９及びストップフラグ検出回路７に同時に
出力する。

スタートフラグ検出回路５は、・受けたパラレルデータ
からスタートフラグを検出したとき、検出化−じをアク
セス制御部９とＩ　Ｉ）レジスタ６に出力する。−ツバ
　ＩＤレジスタ６は前記スタートフラグ検出信号に応し
てＩ　Ｄ情報を保持する。Ｉ　Ｉ）説ｉＲＯＭ４にはこ
のメモリカードのＩ　Ｉ）番′ｉ号が記録されており、
このＩ　Ｉ）番号とＩＤレジスタ６に保持されたＩ　Ｉ
）情報とが−・致したとき、比較器８はアクセス制御部
へ一致検出信号を出力する。

アクセス制御部９は、スタートフラグ検出回路５の検出
信号を受け、かつ、比較器８の検出信号を受けたとき、
シリアル／パラレル変換器２から人力されたアドレス、
データ等の情報を受けて、メモリアレイ１１へのアクセ
スを開始し、書込みゃ読出し等の処理を行う。なお、読
出しの場合には、読み出した８ビツトパラレルなデータ
をパラレル／シリアル変換器３によってシリアルデータ
列に変換する際、フラグ付加回路１０がスタートフラグ
、ストップフラグ、そして必要に応じてＩＤ情報等を付
加し、第２図に示すフレーム構造のデータ列が生成され
る。入出力信号分割回路１３はこのシリアルデータ列を
受けたとき、入出力端子１２を介して、半導体ファイル
メモリ装置本体へこのシリアルデータ列を出力する。

ストップフラグ検出回路７は、ストップフラグを検出し
たとき、検出信号をアクセス制御部９へ出力する。アク
セス制御部９は、この検出信号を受けたとき、メモリア
レイ１１へのアクセスヲ終ｒする。

第３図は、本発明を適用した半導体ファイルメモリ装置
の本体の一実施例を表すブロック図である。

半導体ファイルメモリ装置本体１８はインタフェース１
９を有する。インタフェース１９はホストコンピュータ
１７からＩ　Ｄ情報、アドレス、転送データ等の情報を
含むシリアルデータ列を受けたとき、本体に接続されて
いる全てのメモリカードにこのシリアルデータ列を出力
する。また、逆に、メモリカードからシリアルデータ列
を受けたときは、それをホストコンピュータ１７へと送
信する。ここで、各メモリカードは、交換可能となって
いて、交換されたメモリカードには、それぞれ独自のＩ
Ｄ情報を所有させて選択的にアクセスすることができる
。なお、同し種類のデータを記憶するメモリカードを同
じＩ　Ｉ）情報としてもよい。

以−１−説明してきたが、メモリアレイ１１を構成する
半導体メモリとしては、ＲＯＭ、ＲＡＭ及びその両者か
混在するものであってもよい。

Ｉｆ）番号記憶手段としては、メモリカード内のＲＯＭ
に記憶する場合を例に説明したが、バックアップ電池を
有するＲＡＭに記憶してホストコンピュータからのコマ
ンドにより設定してもよく、また、デイプスイッチ等を
用いて設定できるようにしてもよい。

メモリカードの選択は、一つだけでなく、一部又は全部
のメモリカードを指定できるようＩＤ番号を設定するこ
ともできる。この場合には、時間をすらせて順次指定さ
れたメモリカードからデータが読出され、または書込ま
れる。

［発明の効果］以上の説明から理解できるように、本発明にあっては、
メモリカードを選択するためのＩＤ情報をアドレス情報
及び転送データとともにシリアルデータ列で送出するた
め、メモリカード選択信号を送出するためのバスが不要
となり、ホストコンピュータにおけるメモリアクセスの
操作が容易となる。

また、各々のメモリカードが内部に記憶した１１）番号
とシリアルデータに含まれたＩ　Ｄ情報とを比較して、
両者が一致したときに内部のメモリのアクセスを［ｊｆ
能とするため、従来必要であったメモリカード選択回路
やバスが不認となり、部品点数が減少するため、製造上
程の簡素化、コストの低減を図ることができる。

【図面の簡単な説明】

第１図は、本発明を適用した半導体ファイルメモリ装置
の記憶媒体として用いるメモリカードの一実施例を表す
ブロック図、第２図は、シリアル信号列のフレーム構造
を示す図、第３図は、本発明を適用した半導体ファイル
メモリ装置の本体の実施例を表すプロ、り図、第４図は
、従来の記憶媒体として複数のメモリカードを使用した
半導体ファイルメモリを表すブロック図である。ｌ・・・メモリカード、２・・・７リアル／パラレル変
ｍ器、３・・・パラレル／ノリアル変換器、４・・・Ｔ
　Ｉ）設定ＲＯＭ、５・・・スタートフラグ検出回路、
６・・・Ｉ　Ｄレジスタ、７・・・ストップフラグ検出
回路、８・・・比較器、９・・・アクセス制御部、１０
・・・フラグ付加回路、１１・・・メモリアレイ、１２
・・・入出力端子、１３・・・入出力信号分割回路、１
４・・・データバス、１５・・・アドレスバス、１６・
・・シリアルデータ列、１７−・・ホストコンピュータ
、１８・・・半導体ファイルメモリ装置本体、１９・・
・インタフェース、２０・・・半導体ファイルメモリ本
体、２１・・・メモリカード選択回路、２２ａ、２２ｂ
、２２ｒｌ・・・メモリカード、２３．２４・・・バス
。特許出願人　日立マクセル株式会社代理人　　　弁理士　梶　山　拮　是弁理十　山　木　富士力第１図

Claims

【特許請求の範囲】

（１）複数の記憶媒体と、これら複数の記憶媒体を脱着
自在に接続できる接続手段と、外部装置から前記複数の
記憶媒体の一つ、一部または全部を選択するためのＩＤ
情報と、アドレス情報、転送データとを有するシリアル
データ列を受け、かつ、前記複数の記憶媒体の全部に前
記シリアルデータ列を送出するインタフェースとを備え
、前記複数の記憶媒体は、半導体メモリと、そのＩＤ番
号が記憶されたＩＤ番号記憶手段と、前記シリアルデー
タ列に含まれる前記ＩＤ情報を保持するレジスタと、こ
のレジスタに保持されたＩＤ情報と前記ＩＤ番号記憶手
段に記憶されたＩＤ番号とが一致したときに前記半導体
メモリを前記アドレス情報に基づいてアクセスするアク
セス回路とを有することを特徴とする半導体ファイルメ
モリ装置。