JPH03110649A - 電子計算機とその電子装置塔載基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子計算機のアドレス変換方法に係り。

特に、既存の信号のみを使用して従来より大容量のメモ
リをアクセスするのに好適なアドレス変換方法及びこの
方法を適用した電子計算機と電子装置搭載基板に関する
。

［従来の技術］ 従来の電子計算機では、内部を構成するユニットを、起
動元ユニットとその起動を受は付けて応答する応答元ユ
ニットに分類したとき、アドレス変換は起動元ユニット
側でのみ行っている。そして、このアドレス変換は、テ
ーブルの１エントリ当たり数ｋＢの範囲を変換している
。しかし、この従来技術では、数ｋＢを単位としたキメ
細かなアドレス管理が可能であるが、この数ｋＢを超え
る大量のデータを例えば異なるアドレス範囲に転送する
場合、１工ントリ分のアドレス変換では足りず、アドレ
ス変換テーブルの多数のエントリの内容を書き替える必
要がある。これは、システム全体の動作を考えた場合、
オーバーヘッドが大になることを意味する。また、応答
元ユニットがメモリである場合には、大容量化が進むメ
モリの全領域を既存のアドレス信号で参照することがで
きないことを意味する。

そこで、例えば特開昭６１−７４０４６号公報記載の従
来技術では、大容量のメモリをアクセスできるように、
従来のアドレスを上位ビットとし。

チャネル側が発生するアドレスを下位ビットとするアド
レスでメモリをアクセスできるようにし、アドレス信号
線数を増加させている。

［発明が解決しようとする課題］ 上記の特開昭６１−７４０４６号公報記載の従来技術で
は、従来のアドレスを上位ビットとし。

これに新たな信号であるチャネル発生信号を下位ビット
として付加している。新たな信号を付加することは、そ
れを伝送する信号線数を増加させる必要があり、また、
従来のユニットに信号線数増加に伴う変更を加える必要
がある。このことは、例えば、従来の２０ビツトのアド
レス信号を使用する電子装置ユニットをそのまま新しい
２４ビツトのアドレス信号を使用するシステムに適用す
ることができないことを意味する。

電子装置は急速な勢いで進歩し、メモリ等の大容量化も
速い、しかし、そのために従来のアドレス信号線数の少
ない制御機器等に代えて最新のアドレス信号線数の多い
制御機器等を導入することになると、大幅なコスト増に
なる。このコスト増を避けるために最新の機器を使用し
ないのであれば、技術進歩の恩恵が受けられなくなる。

本発明の目的は、新たな信号追加をすることなく、従来
のアドレス信号線数の制御機器等をそのままアドレス信
号線数の多いシステムに使用することのできるアドレス
変換方法とこの方法を適用した電子計算機とこの電子計
算機を構成する電子装置搭載基板とを提供することにあ
る。

［課題を解決するための手段］ 上記目的は、従来から起動元ユニットが出力する起動元
識別信号（ｓｏｕｒｃｅＩＤ）でアドレスデータを修飾
して実行的にアドレス信号数を増加するアドレス変換方
法とすることで、達成される。

また、上記目的は、起動元の電子装置搭載基板に、起動
元識別信号を起動元電子装置搭載基板自体からバスライ
ンに送出する手段を設けることで、達成される。

更に、上記目的は、応答先電子装置搭載基板に。

バスライン上の起動元識別信号を取り込み該起動元識別
信号でアドレスデータを修飾する手段を設けることで、
達成される。

更にまた。上記目的は、上記起動元電子装置搭載基板と
、上記応答先電子装置搭載基板とで電子計算機を構成す
ることで、達成される。

［作用］ 従来からある起動元識別データを使用してアドレスデー
タを修飾するので、新たな信号追加をする必要がない、
また、修飾で実質的にアドレス信号数が増加するので、
大容量のデータを従来のアドレス信す数で取り扱うこと
ができる。

起動元識別データを起動元電子装置搭載基板に設けた手
段からハード的にバスラインに出力する構成にしたので
、基板の取扱やその電子装置の取扱が容易となる。

また、本発明の電子計算機は、従来の機器と最新の機器
を混在させる二とが可能なので、製造コストが少なくて
すむ。

［実施例］ 以下、本発明の一実施例を図面を参照して説明する。

第１図は１本発明の一実施例に係る電子計算機の構成図
である。プロセッサを搭載した基板１と主記憶装置を搭
載した基板２と、入出力制御機構を搭載した基板３，４
が夫々図示しないスロットに装着され、各スロットはシ
ステムバス５で相互に接続されている。システムバス５
は、アドレスデータライン６と、起動元識別ライン７と
、データライン８と、制御ライン９とから成る。

例えば、プロセッサ１やＤＭＡモードで動作する入出力
制御機構３，４が必要とするデータを主メモリ２に書き
込みあるいは主メモリ２から読み出す場合には、該デー
タの主メモリ２上のアドレスをアドレスライン６に送出
すると共に制御ライン９にライトあるいはリードを示す
制御信号を送出する。これにより、データライン８に送
出したデータが主メモリ２の当該アドレスに書き込まれ
あるいは当該アドレスのデータがデータライン８に出力
される。しかし１本実施例では、アドレスライン数で表
示できるより大容量の主メモリ２を用いているので、詳
細は後述する様に、起動元識別情報を使用してアドレス
データを修飾し、この修飾情報をアドレスとして−１メ
モリ２をアクセスする。

第２図は、システムバス５の内の起動元識別ライン７の
詳細構成図である。起動元識別ライン７は、６本の信号
線で構成され、その内４本はスロット番号線１１であり
、２本はチャネル信号線１２である６つまり、スロット
番号信号線１１にはスロット位置識別信号が送受され、
この４ビツトの信号は、基板が装着される１６個のスロ
ットの夫々の物理的位置を示す様になっている。チャネ
ル信号線１２には、主メモリ２に対してアクセスを発生
する最小単位を識別する情報が送受される。

これらのスロット番号信号とチャネル信号とで起動元識
別データが構成され、この起動元識別データにより、ア
クセスを発生する最小単位が一意に指定される。起動元
識別データは、起動元電子装置を搭載した基板に設けら
れた起動元識別データ送出手段から送出される。第１図
に示す例では、プロセッサ１．入出力制御機構３，４が
起動元であり、主メモリ２が応答元となる。

第３図は、起動と応答のタイミングを説明する図である
。起動と応答は夫々１つのバスタイムスロットで行われ
る。起動を行うタイムスロットでは、起動情報であるア
ドレスデータと起動元識別データとリード・ライトの制
御信号とが夫々アドレスライン６と起動元識別ライン７
と制御ライン９に出力される０例えば、第１タイムスロ
ットでプロセッサ１が主メモリ２を起動する場合、応答
元の主メモリ２はアドレスライン６の内容により自分が
起動されたことを検知し、アドレスデータの他に、制御
信号と起動元がプロセッサ１であることを示す起動元識
別データを取り込む。

主メモリ２は、取り込んだアドレスデータと起動元識別
データと制御信号とに基づく詳細は後述する処理を終了
すると直ちに応答を行う１例えばこの応答を第４スロツ
トで行う、この応答時に、応答元の主メモリ２は、応答
情報例えばリードされたデータをデータライン８に送出
すると共に起動元がプロセッサ１であることを示すデー
タを制御ライン９に出力する。これにより、プロセッサ
１は自身に対する応答であることを知り、前記の応答情
報を取り込み、１回の起動と応答を終了する。

第４図は、起動元識別データの生成送出方法と起動元識
別データによる応答方法を説明する図である１例えば起
動元ユニットであるプロセッサ１の搭載基板１が第１ス
ロツトに装着され、例えば応答元ユニットである主メモ
リ２の搭載基板２が第２スロツトに装着されているとす
る。基板１には、第１スロツトの物理的位置を示すシス
テムバス上の設定信号３０を発生する手段が設けられて
おり、この手段からの４ビツトの信号３０と、内部の複
数の起動単位３５．３６を識別する信号と（この両者で
起動元識別データとなる。）が、ゲート３１を介してシ
ステムバス５の起動元識別ライン７に接続される。この
ゲート３１は、起動情報がシステムバス５に出力される
１タイムスロツトの間開き、起動元識別データが起動元
識別ライン７に出力される。

応答ユニットである主メモリ搭載基板２は、起動元識別
ライン７に接続され該ライン上のデータを取り込むゲー
ト３２と、取り込んだデータを一時格納するバッファ３
３と、バッファ３３に取り込んだデータを制御ライン９
に出力するゲート３４を備えている。この第４図には図
示していないアドレスデータ上のアドレスデータが自己
を指して場合には、ゲート３２を介して起動元識別デー
タを取り込んでバッファ３３に格納し、応答情報を返す
まで保持する。そして、応答時にゲート３４を１スロツ
トの間開いて起動元識別データを制御ライン９に出力す
ることで、起動元に応答を通知する。

第５図は、応答先ユニットの一例である主メモリ搭載基
板２の詳細構成図である。尚、第４図に示す構成はこの
第５図では省略してあり、本図では、アドレスデータの
修飾に係る部分のみ図示しである。

第５図において、基板２には、本実施例では、２４ビツ
トのアドレスでアクセスされる１６ＭＢの記憶装置２４
が搭載されている。尚、システムバス５上のアドレスデ
ータも２４ビツトで構成され、起動元識別データは６ピ
ツトで構成されるものとする。

今、ＤＭＡモードで動作する入出力制御機構３から出力
されるアドレスデータは２０ビツトであるとすると、残
りの４ビツトを決めないと１６ＭＢの記憶装置２４の全
領域をアクセスすることはできない。そこで、本実施例
では、主メモリ搭載基板２に、起動元識別ライン７に接
続し該ライン７上の起動元識別データを取り込むバッフ
ァ２１と、アドレスライン６に接続し該ライン６上のア
ドレスデータ（線数としては２４本あるが、上記入出力
制御機構３から送出されるアドレスデータのため２０ビ
ツトである。）を取り込むバッファ２２と、データライ
ン８に接続し該ライン６上のデータあるいは記憶装置２
４から読み出したデータが書き込まれるバッファ２３と
を備える。

更に、この主メモリ搭載基板２は、ＲＡＭで構成する修
飾レジスタファイル２６と、両バッファ２１．２２の値
を選択して修飾レジスタファイル２６に送るセレクタ２
２と、バッファ２２に取り込まれたデータのうちの下位
４ビツトあるいは上位４ビツトの信号を修飾レジスタ２
６から出力される４ビツトの信号と加算し加算結果の４
ビツトの信号とバッファ２２の内容の残りの２０ビツト
の信号との計２４ビットの信号で記憶装置２４をアクセ
スする加算器２８と、制御ライン９に接続されリードあ
るいはライトの制御信号を記憶装置２４と修飾レジスタ
２６に送出する制御回路２５とを備える。

斯かる主メモリ搭載基板２において、まず、修飾レジス
タ２６に修飾データを初期設定する必要がある。この場
合には、プロセッサ搭載基板１からの指令により、デー
タライン８上の修飾データがバッファ２３に取り込まれ
、アドレスライン６上のアドレスデータがバッファ２２
からセレクタ７を通り修飾レジスタ２６に加えられ、こ
のアドレスに前記バッファ２３の内容が格納される。斯
かる初期設定手順により、修飾レジスタ２６には、起動
元対応の各種の４ビツトの修飾データが格納される。

次に、プロセッサ搭載基板１あるいは入出力制御機構３
，４からこの主メモリ搭載基板２に対しアクセスする場
合について説明する０例え、ばプロセッサ搭載基板１（
入出力制御機構３，４でも同じ、）からアクセスがある
場合には２０ビツトのアドレスデータがアドレスライン
６に送出されこのアドレスデータはバッファ２２に取り
込まれる。

一方、起動元識別ライン７にプロセッサ搭載基板１から
出力された起動元識別データはバッファ２１に取り込ま
れ、セレクタ２７はこのバッファ２１の内容を修飾レジ
スタ２６に送出する。修飾レジスタ２６からは、バッフ
ァ２１の内容をアドレスとして今の場合はプロセッサ搭
載基板１に対応する修飾データが出力され、加算器２８
に出力される。一方、バッファ２２に取り込まれた２４
ビツトの信号（上位４ビツトはプロセッサ１から指定さ
れていないので今の場合１１０　ｊｊとなる。）のうち
上位４ビツトとの信号も加算器２８に入力される。加算
器２８は入力する４ビツトづつの信号を加算し加算した
４ビット信号を出力する。そして、記憶装置２４は、こ
の４ビツトの信号とバッファ２２内の残りの２０ビツト
の信号の計２４ビットの信号でアクセスされたデータを
バッファ２３に出力し、このバッフ・ア２３に取り出さ
れたデータがデータライン８に送出される。以上はリー
ドの場合であるが、同様にライトの場合には、データラ
イン８上のデータがバッファ２３に取り込まれ、このバ
ッファ２３の内容が上述した記憶装置のアクセス位置に
書き込まれる。

以上の実施例によれば、従来のアドレス信号線数の少な
い機器からのアドレス信号で、該アドレス信号線数で指
定可能な領域より大容量のアドレスを指定することが可
能となる。また、従来は起動元で行っていたアドレス変
換を応答元でできるので、アドレス変換の柔軟性が高く
なる。従って、例えば、起動元のアドレス変換テーブル
の２５６のエントリの書換えを、応答元の修飾レジスタ
ファイルの１エントリの書換えだけで可能となる。

更に、本実施例によれば、付加するアドレス信号として
従来から使用されている起動元識別データを使用するの
で、付加する構成が少なくて済むという効果もある。

尚、上述した実施例では、アドレスデータの修飾方法と
して、加算器を用いたが、論理和をとったり単に置き換
えたり、付加させることでもよいことはいうまでもない
。

［発明の効果］ 本発明によれば、起動元ユニットから応答元ユニットを
起動する場合に、応答元ユニット側でアドレス修飾をす
ることができ、柔軟性の高いアドレス変換を行うことが
可能となる。更に、バス上のアドレス線で指定できる範
囲を超えた領域をアクセスすることができるので、シス
テムのオーバーヘッドを大幅に低減させることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に係る電子計算機のシステム
構成図、第２図は第１図に示す起動元識別ラインの詳細
構成図、第３図は起動と応答のタイミングを説明する図
、第４図は起動元ユニットと応答元ユニットの要部構成
図、第５図は第１図に示す主メモリ搭載基板のアドレス
修飾部分の詳細を示す構成図である。 １・・・プロセッサ搭載基板、２・・・主メモリ搭載基
板、３，４・・・入出力制御機構搭載基板、５・・・シ
ステムバス、６・・・アドレスライン、７・・・起動元
識別ライン、８・・・データライン、９・・・制御ライ
ン、２４・・・記憶装置、２６・・・修飾レジスタファ
イル。

Claims (1)

1. 【特許請求の範囲】 １、起動元のプロセッサと応答元の記憶装置とこの両者
   を接続するバスラインとを備える電子計算機において、
   前記プロセッサはアドレスデータの他に起動元識別デー
   タを前記バスラインに送出し、前記記憶装置は前記アド
   レスデータを前記起動元識別データで修飾したデータを
   アドレスとしてリード・ライトすることを特徴とするア
   ドレス変換方法。 ２、起動元の入出力制御機構と応答元の記憶装置とこの
   両者を接続バスラインとを備える電子計算機において、
   前記入出力制御機構はアドレスデータの他に起動元識別
   データを前記バスラインに送出し、前記記憶装置は前記
   アドレスデータを前記起動元識別データで修飾したデー
   タをアドレスとしてリード・ライトすることを特徴とす
   るアドレス変換方法。３、起動元の電子装置と応答元の
   電子装置とがバスラインを介して接続された電子計算機
   において、前記起動元はアドレスデータの他に起動元識
   別データをバスラインに送出し、前記応答元は前記アド
   レスデータを前記起動元識別データで修飾したデータを
   アドレスとすることを特徴とするアドレス変換方法。 ４、請求項１または請求項２に記載のアドレス変換方法
   を用いる電子計算機に装着される記憶装置搭載基板にお
   いて、起動元から送出された起動元識別データとアドレ
   スデータを取り込む手段と、該アドレスデータを前記起
   動元識別データで修飾する手段と、修飾したデータで前
   記記憶装置をアクセスする手段とを備えることを特徴と
   する電子装置搭載基板。 ５、請求項１または請求項２に記載のアドレス変換方法
   を用いる電子計算機に装着される記憶装置搭載基板にお
   いて、起動元から送出された起動元識別データとアドレ
   スデータを取り込む手段と、修飾データを格納する記憶
   手段と、該記憶手段を前記起動元識別データをアドレス
   としてアクセスして前記修飾データを読み出す手段と、
   読み出した修飾データで前記アドレスデータを修飾する
   修飾手段と、該修飾手段で修飾したアドレスデータで前
   記記憶装置をアクセスする手段とを備えることを特徴と
   する電子装置搭載基板。 ６、請求項３に記載のアドレス変換方法を用いる電子計
   算機に装着される応答元の電子装置搭載基板において、
   起動元の電子装置搭載基板から送出される起動元識別デ
   ータを取り込む手段を備えることを特徴とする電子装置
   搭載基板。 ７、請求項１に記載のアドレス変換方法を用いる電子計
   算機に装着される起動元プロセッサを搭載した基板にお
   いて、起動元を示す起動元識別データをバスラインに送
   出する手段を備えることを特徴とする電子装置搭載基板
   。 ８、請求項２に記載のアドレス変換方法を用いる電子計
   算機に装着される起動元入出力制御機構を搭載した基板
   において、起動元を示す起動元識別データをバスライン
   に送出する手段を備えることを特徴とする電子装置搭載
   基板。 ９、請求項３に記載のアドレス変換方法を用いる電子計
   算機に装着される起動元電子装置を搭載した基板におい
   て、起動元を示す起動元識別データをバスラインに送出
   する手段を備えることを特徴とする電子装置搭載基板。 １０、請求項４または請求項５に記載の電子装置搭載基
   板と、該電子装置搭載基板が装着されるスロットと、請
   求項７または請求項８に記載の電子装置搭載基板と、該
   電子装置搭載基板を装着するスロットと、前記の各スロ
   ットを接続するバスラインであってアドレスラインとデ
   ータラインとリード・ライト制御ラインの他に起動元識
   別データの送受を行うラインとを有するバスラインを備
   えて成ることを特徴とする電子計算機。 １１、請求項６に記載の電子装置搭載基板と、請求項９
   に記載の電子装置搭載基板と、前記の各電子装置搭載基
   板をが夫々装着されるスロットと、該各スロット間を接
   続するバスラインであってアドレスラインとデータライ
   ンとリード・ライト制御ラインの他に起動元識別データ
   の送受を行うラインとを有するバスラインを備えて成る
   ことを特徴とする電子計算機。 １２、複数のスロットと、各スロット間を接続するバス
   ラインであってアドレスラインとデータラインとリード
   ・ライト制御ラインの他に起動元識別情報の送受を行う
   起動元識別ラインとを有するバスラインと、起動元の電
   子装置を搭載した基板であって装着する前記のいずれか
   のスロットのスロット番号を含む起動元識別情報をアド
   レス情報と共に送出する手段を備える基板と、前記いず
   れかのスロットに装着され前記アドレス情報と起動元識
   別情報とを取り込み該起動元識別情報に基づいて前記ア
   ドレス情報を修飾し修飾した値をアドレスとしてアクセ
   スされる記憶装置を搭載した基板とを備えて成ることを
   特徴とする電子計算機。