KR0174211B1 - 병렬처리 프로그램형 제어기용 데이터 액서스 장치 - Google Patents

Abstract

본 발명은 병렬 처리 프로그램형 제어기용 데이터 액서스 장치에 관한 것으로서, 특히 각 CPU 모듈의 수행 결과, 데이터 메모리에 저장된 데이터를 갱신하는 경우 데이터 메모리의 각 어드레스를 비트 단위로 액서스하도록 하는 정보를 저장하고 있는 확인 비트 메모리를 포함하여 각 CPU 모듈에 의하여 데이터가 갱신될 때 데이터 메모리의 비트별로 액서스할 수 있도록 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치를 제공한다.

Description

병렬처리 프로그램형 제어기용 데이터 액서스 장치

제1도는 본 발명에 의한 장치의 데이터 메모리에 저장된 데이터 상태의 일예를 보여주는 개념도.

제2도는 본 발명에 의한 장치의 확인 비트 메모리의 일실시예를 보여주는 개념도이다.

제3도는 본 발명에 의한 장치에서 데이터 메모리에 연결된 상태의 확인 비트 메모리의 회로도의 일실시예를 보여주는 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 데이터 메모리 20 : 확인 비트 메모리

본 발명은 병렬 처리 프로그램형 제어기용 데이터 액서스 장치에 관한 것으로서, 특히 각 CPU 모듈에 의하여 데이터가 갱신될 때 데이터 메모리의 비트별로 액서스할 수 있도록 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치에 관한 것이다.

최근 대용량의 프로그램형 제어기의 성능을 높이기 위하여 CPU 모듈을 두 개이상 사용하는 병렬 처리 프로그램형 제어기의 사용이 점차로 늘어 가고 있다. 종래의 병렬 처리 프로그램형 제어기는 단순히 여러개의 제어기를 연결한 것이다. 대부분의 데이터 입출력 장치가 개개의 비트 별로 데이터 갱신이 불가능하며, 항상 워드 단위의 갱신만이 가능하기 때문에, 제어기 들간에 데이터 교환이 용이하지 않은 단점이 있었다.

본 발명은 상기한 바와 같은 단점을 개선하기 위한 것으로서, 본 발명에서는 각 CPU 모듈의 입출력 데이터들의 액서스를 조정할 수 있는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치를 제시한다. 프로그램형 제어기는 일반 컴퓨터와는 달리, 데이터의 전송이 빈번하므로 소프트웨어에 의한 구현으로는 실시간 처리에 문제가 많다. 따라서, 본 발명은 하드웨어에 의한 병렬 처리용 데이터 액서스 장치를 제시하는 것을 그 목적으로 한다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 두 개이상의 CPU 모듈을 사용하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치에 있어서, 상기 CPU 모듈들이 관리하는 모든 데이터를 저장하는 데이터 메모리; 및 각 CPU 모듈의 수행 결과, 상기 데이터 메모리에 저장된 데이터를 갱신하는 경우 상기 데이터 메모리의 각 어드레스를 비트 단위로 액서스 하도록 하는 정보를 저장하고 있는 확인 비트 메모리를 포함하는 것을 특징으로 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치를 제공한다.

이하에서는 첨부된 도면을 참고하면서 본 발명의 바람직한 일실시예를 상세하게 설명한다.

제1도는 본 발명에 의한 장치의 데이터 메모리에 저장된 데이터 상태의 일예를 보여주는 개념도이다.

본 발명에 의한 장치에서는 단일의 데이터 메모리 구조를 사용하여 모든 CPU 가 관리하는 데이터를 저장한다. 예를 들어, 제1도에 도시된 바와 같이, 프로그램 수행 중 어느 순간에 0000H 번지의 데이터들 중 제1비트의 데이터는 CPU0에 의하여 관리되고, 제2비트의 데이터는 CPU2에 의하여 관리되고, 제5비트의 데이터는 CPU2에 의하여 관리될 수 있다. 물론 단일 비트의 데이터가 여러 CPU에 의하여 동시에 사용될 수도 있다.

제1도에 도시된 바와 같이, 모든 CPU는 관리하는 데이터를 모두 액서스할 수 있다.

임의의 CPU 모듈이 데이터 메모리로부터 데이터를 읽어들일 때에는 읽어들이는 데이터의 어드레스에 속하는 워드 단위의 데이터의 각 비트가 어느 CPU에 의하여 사용되는지에 관게없이 필요한 데이터가 속하는 워드 단위로 데이터를 읽는다. 이는 필요한 데이터보다 더 많은 데이터를 읽어들이는 결과가 되나, 어드레스에 의하여 액서스하기가 용이하고, 데이터 메모리에 저장된 데이터가 손상될 염려가 없기 때문에 본 발명에서는 데이터를 읽어들일 때에는 워드 단위로 읽어들이도록 한다. 그러나, 각 CPU 모듈의 출력에 의하여 데이터 메모리의 데이터가 갱신될 때에는 각 CPU 모듈에 의하여 관리되는 비트별로 갱신되어야 한다. 그렇지 않으면, 특정 CPU 에 의하여 워드 단위의 데이터 전체가 갱신됨에 의하여 다른 CPU가 관리하는 데이터에 심각한 오류가 발생할 수 있기 때문이다.

본 발명에서는 상기한 바와 같이, 데이터 메모리의 데이터를 비트 단위로 갱신할 수 있도록 하기 위하여, 각 CPU 모듈에 의하여 갱신되는 데이터 메모리의 비트에 관한 정보를 저장하고 있는 확인 비트 메모리를 제안한다.

제2도는 본 발명에 의한 장치의 확인 비트 메모리의 일실시예를 보여주는 개념도이다.

제2도에서는 각 비트 별로 데이터가 갱신되는 경우에는 확인 비트 메모리의 해당 비트에 '1'를 저장하고 그렇지 않은 경우에는 '0'를 저장하고 있는 경우의 예이다. 제2도에 도시된 바에 의하면, 확인 비트 메모리에서 어드레스'0000H'에 해당하는 제1비트의 데이터는 '1'이므로 데이터 메모리의 어드레스'0000H'의 제1비트의 데이터는 갱신된다. 한편, 확인 비트 메모리에서 어드레스'0000H'에 해당하는 제2비트의 데이터는'0'이므로 데이터 메모리의 어드레스'0000H의 제2비트의 데이터는 갱신되지 않는다.

제2도에 도시된 바와 같은 확인 비트 메모리는 각 CPU 모듈에 의하여 데이터가 갱신되는 경우, 즉, 각 CPU 모듈에 의하여 데이터 메모리에 저장된 데이터가 입출력하는 경우에만 사용되므로 작은 용량의 메모리로도 족하다.

제3도는 본 발명에 의한 장치에서 데이터 메모리에 연결된 상태의 확인 비트 메모리의 회로도의 일실시예를 보여주는 도면이다.

제3도에 도시된 바와 같이, 각 어드레스 별로 데이터 메모리(10)의 각 비트와 확인 비트 메모리(20)의 각 비트가 삼상(Three-State) 버퍼에 의하여 연결되어 있다.

각 CPU 모듈이 데이터 메모리(10)에 저장된 데이터를 읽어들일 때에는 어드레스를 지정하여 워드 단위로 데이터를 읽어들인다. 각 CPU 모듈에 의한 출력에 의하여 데이터 메모리(10)의 데이터가 갱신될 때에는 어드레스에 의하여 데이터 메모리(10)와 확인 비트 메모리(20)를 모두 액서스한다. 상기에서 설명한 바와 같이, 각 CPU 모듈마다 CPU 모듈의 출력에 의하여 갱신되는 비트에 관한 정보를 저장하고 있는 확인 비트 메모리(20)가 할당 되므로, 각 CPU 모듈은 확인 비트 메모리(20)에 저장된 데이터 값에 의하여 제어되는 삼상 버퍼에 의하여 갱신되는 비트만을 액서스할 수 있다. 보다 상세하게 설명하면, 확인 비트 메모리(20)에 저장된 데이터가'1'인 경우, 삼상 버퍼에 의하여 해당 비트를 드라이빙 상태로 만들고, 확인 비트 메모리(20)에 저장된 데이터가 '0'인 경우, 삼상 버퍼에 의하여 해당 비트를 하이 임피던스 상태로 만든다.

이상에서 설명한 바와 같이, 본 발명은 여러개의 CPU 에 의하여 데이터를 오동작이 없이 액서스할 수 있도록 하므로, 병렬처리 프로그램형 제어기에 의한 프로그램 수행을 효과적으로 수행할 수 있도록 한다. 또한, 본 발명에 의한 장치는 하드 웨어로 구현되므로, 데이터를 조합하기 위한 별도의 시간 지연이 없는 장점이 있다.

Claims (3)

1. 두 개이상의 CPU 모듈을 사용하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치에 있어서, 상기 CPU 모듈들이 관리하는 모든 데이터를 저장하는 데이터 메모리; 및 각 CPU 모듈의 수행 결과, 상기 데이터 메모리에 저장된 데이터를 갱신하는 경우 상기 데이터 메모리의 각 어드레스를 비트 단위로 액서스하도록 하는 정보를 저장하고 있는 확인 비트 메모리를 포함하는 것을 특징으로 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치.
2. 제1항에 있어서, 상기 확인 비트 메모리는 각 CPU 모듈마다 설정 되는 것임을 특징으로 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치.
3. 제2항에 있어서, 상기 확인 비트 메모리는 상기 데이터 메모리에 삼상 버퍼에 의하여 연결되고, 상기 삼상 버퍼는 확인 비트 메모리에 저장된 데이터에 의하여 해당 비트의 데이터가 갱신될 때에는 해당 비트를 드라이빙 상태로 만들고, 그렇지 않은 경우에는 하이 임피던스 상태로 만드는 것임을 특징으로 하는 병렬 처리 프로그램형 제어기용 데이터 액서스 장치.