JPH086892A - 記憶素子接続方法及びバス制御装置 - Google Patents

Abstract

(57)【要約】 【構成】 マルチプレクスバスに結合された記憶素子に
おいて、バスの信号線の一部を記憶素子のアドレスピン
と直接接続し、バスの別の信号線の一部を記憶素子のデ
ータピンと直接接続し、バスコントローラから記憶素子
の出力制御信号に接続する。上記の記憶素子接続回路を
マルチプレクスバスに接続するために、ＣＰＵが出力し
たアドレスをバスの信号線の一部に出力する手段と、指
定した記憶素子の出力制御信号を出力する手段と、それ
らの制御によって記憶素子がバスの別の信号線の一部に
出力したデータを取り込み、蓄積する手段と、ＣＰＵが
要求したプロトコルにしたがってそれらのデータをＣＰ
Ｕに対して出力する手段をバスコントローラに備える。 【効果】 マルチプレクスバス上にブートＲＯＭなどの
記憶素子を接続する場合に、記憶素子の付加回路が不要
となり、またバスコントローラの信号ピンや信号線数を
増加させることなく記憶素子を接続できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子計算機におけるマ
ルチプレクスバス上の記憶素子接続方法及びバス制御装
置に関する。

【０００２】

【従来の技術】電子計算機に使用されるバスとして、従
来はアドレス線とデータ線を別の信号線としたバスが用
いられていた。記憶素子のアドレスピンとデータピンは
分離されているものが多いため、直接バスに記憶素子を
接続できるという利点があるが、バスの信号線の本数が
増えてしまうという欠点があるため、最近は、バスのア
ドレス線、データ線を共有し、他の制御信号により現在
バス上にある信号がアドレスかデータかを識別するマル
チプレクスバスがよく用いられるようになってきた。

【０００３】マルチプレクスバスではタイミングと制御
信号による複雑な制御が必要となるため、通常ＧＡなど
のバスコントローラを介してＣＰＵと接続される。ま
た、記憶素子は通常メモリコントローラを介してバスに
接続される。

【０００４】マルチプレクスバスへのアクセスの一例を
示す。タイミングチャートを図３に示す。まず、バスコ
ントローラがアービタにバスの使用権を要求する。これ
は、複数のバスモジュールが同時にバスを使用しないよ
うにするためである。アービタからバスの使用権を獲得
した後、バスコントローラはアドレスを出力し、現在バ
スに出力されている信号がアドレスであることを示すア
ドレスストローブ信号をアサートする。メモリコントロ
ーラはこのアドレスをラッチし、アドレスを記憶素子に
入力する。記憶素子はこのアドレスに対応するデータを
出力する。メモリコントローラはこのデータを取り込
み、マルチプレクスバスのデータタイミングでこのデー
タをマルチプレクスバスに出力すると共に、現在バスに
出力されている信号がデータであることを示すデータレ
ディ信号をアサートする。バスコントローラはこのデー
タを取り込み、ＣＰＵにデータを渡し、バスの使用権の
放棄をアービタに通知する。

【０００５】マルチプレクスバスの例としては、ＭＢｕ
ｓ（ＳＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ，ＳＰＡ
ＲＣ ＭＢｕｓ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉ
ｃａｔｉｏｎ，Ｒｅｖｉｓｉｏｎ１．２，Ａｐｒｉｌ
１０ １９９１）がある。

【０００６】このようなマルチプレクスバスに計算機が
起動された場合に最初に実行するブートプログラムが格
納されたブートＲＯＭなどの記憶素子を接続することを
考える。

【０００７】マルチプレクスバスに記憶素子を接続する
には、主に２通りの方法がある。１つはバスと記憶素子
の間にアドレスのラッチ回路などを含むメモリコントロ
ーラ回路を付加する方法であり、もう１つはバスコント
ローラから特定の記憶素子専用のアドレス線、データ線
を引き出し、その先に記憶素子を接続する方法である。

【０００８】バスと記憶素子の間にメモリコントローラ
回路を付加する方法では、バスコントローラ以外にバス
に余分な外付けの回路を接続する必要があるという欠点
があり、バスコントローラに特定の記憶素子専用のアド
レス線、データ線を付加する方法では、バスコントロー
ラのピン数が余分に必要となり、また信号線数が増加す
るという欠点がある。

【０００９】

【発明が解決しようとする課題】上述のように、マルチ
プレクスバスにブートＲＯＭなどの記憶素子を接続する
ためにバスと記憶素子の間にメモリコントローラなどの
回路を付加する方法では、バスコントローラ以外に余分
な外付けの回路を接続する必要があるという欠点があ
り、バスコントローラに特定の記憶素子専用のアドレス
線、データ線を付加する方法では、バスコントローラの
ピン数が余分に必要となり、また信号線数が増えるなど
の欠点があった。

【００１０】本発明は、上記問題を解決するためになさ
れたもので、マルチプレクスバス上に記憶素子を接続す
る場合に、付加回路を不要にし、かつ、信号ピンや信号
線数を増加させることなく記憶素子を接続することを目
的とする。

【００１１】

【課題を解決するための手段】本発明は、マルチプレク
スバスに結合された記憶素子において、マルチプレクス
バスの信号線の一部を記憶素子のアドレスピンと直接接
続し、マルチプレクスバスの別の信号線の一部を記憶素
子のデータピンと直接接続することを特徴とする。

【００１２】記憶素子としては、読み出し専用メモリだ
けでなく、読み書き可能なメモリを接続することも可能
である。読み出し専用メモリを接続する場合には、出力
制御信号のみによりメモリの制御を行うが、読み書き可
能なメモリを接続する場合には、出力制御信号の他に書
き込み制御信号も付加することによりメモリの読み書き
の制御を行う。

【００１３】この記憶素子をマルチプレクスバスに接続
するため、ＣＰＵが出力したアドレスをマルチプレクス
バスの信号線の一部に出力する手段と、記憶素子の出力
制御信号を出力する手段と、それらの制御によって記憶
素子がマルチプレクスバスの別の信号線の一部に出力し
たデータを取り込み、蓄積する手段と、ＣＰＵが要求し
たプロトコルにしたがってそれらのデータをＣＰＵに対
して出力する手段とをバスコントローラに具備する。

【００１４】

【作用】本発明によると、マルチプレクスバスの信号線
の一部に記憶素子のアドレスを出力すると共に、記憶素
子の出力制御信号をアサートする。マルチプレクスバス
の一部の信号線が記憶素子のアドレスピンに直接接続さ
れているので、記憶素子はこのアドレスに対応するデー
タをデータピンに出力する。記憶素子のデータピンはマ
ルチプレクスバスの信号線の別の一部に直接接続されて
いるので、バスコントローラはこの信号線からデータを
受信する。この動作を数回繰り返し、ＣＰＵが要求した
データが全て揃った時点でＣＰＵにこのデータを送信す
る。

【００１５】

【実施例】以下、図面に基づいて本発明の一実施例につ
いて説明する。なお、以下の説明では、バス幅が６４ビ
ットのマルチプレクスバスに１６ビットのアドレス幅、
８ビットのデータ幅を持つ記憶素子を接続する場合を例
にとって説明するが、本発明は、これに限定されるもの
ではなく、任意のバス幅を持つマルチプレクスバスに、
任意のアドレス幅、データ幅を持つ記憶素子を接続する
場合にも適用が可能である。

【００１６】本実施例では、バスコントローラを介して
ＣＰＵに接続された６４ビットのバス幅を持つマルチプ
レクスバスに、データ幅が８ビット、アドレス幅が１６
ビットの、６４キロバイトの容量を持つＲＯＭを接続す
る場合について説明する。

【００１７】以下の説明において、複数のビットの指定
方法で、例えばビット８，７，６，５の４本をまとめ
て、［８：５］のように示すこととする。マルチプレク
スバスのビット指定はＢＡＤ［２３：８］のようにＢＡ
Ｄの語を用いて示す。同様に、記憶素子のアドレスピン
指定はＭＡ［１５：０］のようにＭＡの語を用いて、記
憶素子のデータピン指定はＭＤ［７：０］のようにＭＤ
の語を用いて示すこととする。

【００１８】図１は、本発明の一実施例に係るマルチプ
レクスバス上のＲＯＭの接続回路の機能ブロック図を示
したものである。この接続回路はＲＯＭの出力制御信号
１１，ＲＯＭ（記憶装置）１２から構成されている。

【００１９】ＲＯＭの出力制御信号１１は、バスコント
ローラが発行するものであり、この信号がアサートされ
ている場合ＲＯＭがデータをバスに出力し、アサートさ
れていない場合はＲＯＭは出力端子をハイインピーダン
スにする。

【００２０】ＲＯＭ１２は、アドレスピンにアドレスを
入力し、ＲＯＭの出力制御信号１１をアサートすると、
ＲＯＭ内部に記憶されているデータをデータピンに出力
するものである。読み出し専用メモリだけでなく、読み
書き可能なメモリを接続することも可能である。この場
合は出力制御信号だけでなく入力制御信号も必要とな
る。

【００２１】このような構成のＲＯＭの接続回路におい
て、ＣＰＵがＲＯＭのアドレスに対して、３２ビットの
データを要求した場合についての動作を記述する。タイ
ミングチャートを図４に示す。

【００２２】まず、バスコントローラがアービタにバス
の使用権を要求する。これは、複数のバスモジュールが
同時にバスを使用しないようにするためである。アービ
タからバスの使用権を獲得した後、バスコントローラは
ＲＯＭ１２にアクセスするために、アドレスを示す１６
ビットの信号をバス上のＢＡＤ［２３：８］に出力する
と共に、ＲＯＭの出力制御信号１１をアサートする。

【００２３】マルチプレクスバス上のＢＡＤ［２３：
８］の１６ビットの信号はＲＯＭ１２のアドレスピンＭ
Ａ［１５：０］に直接接続されている。これにより、記
憶素子１２は、アドレスピンＭＡ［１５：０］から入力
されたアドレスによって指定された８ビットのデータ
を、ＲＯＭの出力制御信号１１に従い、データピンＭＤ
［７：０］に出力する。

【００２４】記憶素子のデータピンＭＤ［７：０］はマ
ルチプレクスバスのＢＡＤ［７：０］に直接接続されて
いる。これにより、ＲＯＭのデータピンＭＤ［７：０］
に出力された８ビットのデータはマルチプレクスバスの
ＢＡＤ［７：０］に出力される。

【００２５】バスコントローラは、ＢＡＤ［７：０］の
信号線からバスに出力された８ビットのデータを取り込
む。ＣＰＵが要求したデータのサイズは３２ビットであ
るが、ＲＯＭから一度に読み出せるデータのサイズは８
ビットであるので、ＲＯＭからの読み出しを４回繰り返
し、レジスタに順次蓄積し、３２ビットのデータが揃っ
た時点で、ＲＯＭから読み出したデータをまとめてＣＰ
Ｕに対して出力する。

【００２６】図２は、バスコントローラ内部のＲＯＭ１
２に係る制御装置の構成図を示したものである。このＲ
ＯＭの制御装置は、制御装置１０１、上位ビット出力制
御装置１０２、下位ビット出力制御装置１０３、一時記
憶レジスタ１０４、データ選択装置１０５から構成され
ている。

【００２７】制御装置１０１は、ＣＰＵが発行した命令
とアドレスを解釈し、上位ビット出力制御装置１０２、
下位ビット出力制御装置１０３、一時記憶素子１０４、
出力制御信号１１を制御する装置である。

【００２８】上位ビット出力制御装置１０２は、マルチ
プレクスバスのＢＡＤ［６３：８］のビットの出力を制
御する装置であり、制御装置１０１からの制御信号によ
って、バスのＢＡＤ［６３：８］の信号をドライブする
か、ハイインピーダンス状態にするかを選択する装置で
ある。

【００２９】下位ビット出力制御装置１０３は、マルチ
プレクスバスのＢＡＤ［７：０］のビットの出力を制御
する装置であり、制御装置１０１からの制御信号によっ
て、バスのＢＡＤ［８：０］の信号をドライブするか、
ハイインピーダンス状態にするかを選択する装置であ
る。

【００３０】一時記憶レジスタ１０４は、ＣＰＵからの
読み出し要求のあったデータのビット数が３２ビットで
あるのに対して、ＲＯＭが一度に出力することができる
データのビット数が８ビットであるため、ＲＯＭに４回
アクセスすることが必要になるが、その間、記憶素子か
ら読み出したデータを一時的に蓄積しておくための装置
である。

【００３１】データ選択装置１０５は、ＣＰＵからのメ
モリアクセスが対象とするアドレスが記憶素子１２かそ
れ以外かにより、ＣＰＵに対して出力するデータを記憶
素子１２から本発明による手段により読み出したデータ
か、通常のアクセスによって読み出したデータかを選択
する。

【００３２】このような構成のバスコントローラ内部の
ＲＯＭ制御装置において、ＲＯＭ１２へのアクセスに際
しては、次のように処理が行われる。まず、制御装置１
０１がＣＰＵから発行された命令とアドレスを解釈す
る。ＣＰＵから発行された命令がＲＯＭ１２に割り当て
られているアドレスへのアクセスの場合は、以下の動作
を行う。ＲＯＭ以外のアドレスに対するアクセスの場合
は、前述の通常のマルチプレクスバスにおけるアクセス
手段を用いる。

【００３３】ＲＯＭ１２へのアクセスに際しても、通常
のバスアクセスと同様にアービトレーションを行ってバ
スの使用権を獲得する。これにより他のバス構成モジュ
ールからはバスコントローラがバス上のモジュールに通
常通りアクセスしているように見える。

【００３４】バスコントローラがバスマスタになった
後、バスのＢＡＤ［２３：８］にアドレスを出力するた
め、上位ビット出力制御装置１０２をドライブする。ま
た、データをバスのＢＡＤ［７：０］から取り込むた
め、下位ビット出力制御装置１０３はハイインピーダン
スにしておく。さらに、出力制御信号１１をアサートす
る。前述のように、ＲＯＭ接続回路はこのアドレスを取
り込み、マルチプレクスバスの一部にデータを出力す
る。

【００３５】バスコントローラがＲＯＭ１２からデータ
を取り込む時間はバスコントローラの内部レジスタに設
定し、カウンタによって指定した時間待つようにする。
ＲＯＭはアクセス時間が長く、通常のバスサイクル時間
ではデータが出力できないため、データアクセス時間を
延長するためこのような仕組みが必要である。

【００３６】バスコントローラ内部のＲＯＭ制御装置は
このデータを取り込み、一時記憶レジスタ１０４にデー
タを蓄積する。ＣＰＵが３２ビットデータを要求してい
るのに対し、ＲＯＭ１２が一度に出力できるデータは８
ビットであるので、ＲＯＭ１２に４回のアクセスを実行
して、一時記憶レジスタ１０４にデータを蓄積し、３２
ビットのデータが揃った時点でＣＰＵに対して１回のア
クセスで３２ビットのデータを出力する。

【００３７】ＣＰＵに対する応答として、データ選択装
置１０５で一時記憶レジスタを選択し、一時記憶レジス
タ１０４に蓄積されたデータを出力する。最後にバスコ
ントローラはバスの使用権を放棄し、バスを解放する。
これにより、他のバス構成モジュールからはバスコント
ローラがバス上のモジュールのアクセスを通常通り終了
したように見えるので他のバスモジュールがバスを使用
することが可能になる。

【００３８】ＲＯＭの代わりにＲＡＭを用いる場合は、
出力制御信号の他に、読み書きに必要な機能として、書
き込み制御信号と、ＣＰＵが出力したデータを一時的に
蓄え、ＲＯＭのデータのビット数に応じて順次マルチプ
レクスバスに出力する仕組みを具備する必要がある。

【００３９】バスコントローラ内部に記憶素子の切り替
えビットを設け、ＲＯＭ１２に割り当てられたアドレス
領域アクセスする際、ＲＯＭ１２に対するアクセスでは
なく、通常のバスアクセスにすることも可能である。こ
れにより、シャドウＲＯＭとすることができる。この切
り替えビットをハードウェアリセット時にセットされる
ようにしておくと、ハードウェアリセット後は必ずプー
トＲＯＭに対してアクセスが行われるようにすることが
可能である。

【００４０】なお、本発明は前述したように、特定のバ
ス幅のバスに限定されるものではなく、任意のバス幅を
持つマルチプレクスバスに接続した任意のアドレス幅、
データ幅を持つ記憶素子の接続回路にも適用が可能であ
る。その他、本発明は要旨を逸脱しない範囲で種々変更
して実施可能である。

【００４１】

【発明の効果】上述のように、マルチプレクスバス上に
記憶素子を接続する際に、バスの信号線の一部を記憶素
子のアドレスピンに直接接続し、バスの別の信号線の一
部を記憶素子のデータピンに直接接続することにより記
憶装置の出力制御信号のみを追加するだけで記憶装置を
接続できる。このため、メモリコントローラ回路を付加
する必要がなく、また、バスコントローラに記憶素子専
用のアドレスピンやデータピンを付加する必要がないの
でバスコントローラのピン数や信号線数を増加させるこ
となく記憶素子を接続することができる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るマルチプレクスバス
上の記憶素子の接続方法を示すブロック図。

【図２】 バスコントローラ内部の記憶素子１２に係る
制御装置の構成を示すブロック図。

【図３】 マルチプレクスバスの通常のアクセス方法に
おけるタイミングチャート。

【図４】 マルチプレクスバスの本方式のアクセス方法
におけるタイミングチャート。

【符号の説明】

１１…記憶素子の出力制御信号 １２…記憶素子 １０１…制御装置 １０２…上位ビット出力制御装置 １０３…下位ビット出力制御装置 １０４…一時記憶レジスタ １０５…データ選択装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】マルチプレクスバスに記憶素子を結合する
   記憶素子接続方法において、マルチプレクスバスの信号
   線の一部を記憶素子のアドレスピンと直接接続し、前記
   マルチプレクスバスの信号線の別の一部を前記記憶素子
   のデータピンと直接接続することを特徴とする記憶素子
   接続方法。
2. 【請求項２】マルチプレクスバスの信号線の一部を記憶
   素子のアドレスピンと直接接続し、前記マルチプレクス
   バスの信号線の別の一部を前記記憶素子のデータピンと
   直接接続し、前記記憶素子の前記データピンからのデー
   タの出力を制御する出力制御信号を前記記憶素子へ入力
   するよう構成されたバスシステムとＣＰＵとの間に設け
   られるバス制御装置であって、 前記ＣＰＵが出力したアドレスを前記マルチプレスクバ
   スの信号線の一部に出力する手段と、 前記記憶素子への出力制御信号を出力する手段と、 前記出力されたアドレス及び前記出力制御信号の制御に
   よって前記記憶素子が前記マルチプレクスバスの信号線
   の別の一部に出力したデータを取り込み、蓄積する手段
   と、 前記ＣＰＵが要求するプロトコルにしたがって蓄積され
   た前記データを前記ＣＰＵに対して出力する手段とを具
   備したことを特徴とするバス制御装置。