JPS6232516B2

JPS6232516B2 -

Info

Publication number: JPS6232516B2
Application number: JP12554481A
Authority: JP
Inventors: Akira Kato
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-08-11
Filing date: 1981-08-11
Publication date: 1987-07-15
Also published as: JPS5827253A

Description

【発明の詳細な説明】本発明は中央処理装置として機能するマイクロ
プロセツサを含むデータ処理装置に関し、特に、
マイクロプロセツサのアドレスビツト数により決
定されるメモリアドレス空間より大きな容量のメ
モリをアドレス制御するデータ処理装置に関す
る。

現在、マイクロプロセツサを含むデータ処理装
置のメモリとして、その大半は半導体メモリが使
われている。これらのメモリはマイクロプロセツ
サから出力されるCPUアドレス（即ち、マイク
ロプロセツサのアドレス出力端子数によつて決定
されるアドレス総数）によりアクセスされ、そこ
からの読み出しあるいはそこへの書き込みが行な
われる。一方、マイクロプロセツサはそのハード
ウエア構成上、CPUアドレスの総数は製造時に
固定されてしまい、その結果、プロセツサが直接
アドレス指定可能なメモリの容量も必然的に限定
されてしまつている。特に、LSIの進歩によつて
１チツプの面積は大きくなつているものの、端子
数の増加は直接コスト高となり、単純にアドレス
端子数を増加することはできない。しかし、これ
とは相反して、最近半導体メモリのコスト低減化
及びマイクロプロセツサを含むデータ処理装置に
要求される処理能力の増加及びソフトウエア技術
の向上化等に伴つて、マイクロプロセツサが直接
アドレス指定できるメモリ容量だけでは満足でき
ず、より大容量のメモリアクセスが要求されてい
る。

従来このようにマイクロプロセツサのアドレス
端子数で規定されるメモリ容量よりも多いメモリ
容量をアクセスするデータ処理装置として、使用
メモリをいくつかのブロツク（以下、メモリバン
クという）に分けて、各メモリバンクの容量をプ
ロセツサがこれらメモリバンクに対して割り当て
ることができるCPUアドレス容量と同容量にし
CPUではメモリバンク選択信号をアドレスとは
別に発生するようにして、大容量のメモリアクセ
スを可能としたものもある。このようなデータ処
理装置として第１図に示すような構成が知られて
いる。システム接続は、マイクロプロセツサ１か
らの外部データバス２がブログラムメモリ
（ROM）４とメモリバンク選択回路５とメモリバ
ンク（ROMでもRAMでもよい）７，８，９とに
夫々接続されマイクロプロセツサ１からの外部ア
ドレスバス３がプログラムメモリ４とメモリバン
ク選択回路５それにメモリバンク７〜９に共通に
接続される関係となる。一方、メモリバンク選択
回路５からの出力はメモリバンク制御信号１０と
なりメモリバンク切り換え回路６を制御し、メモ
リバンク７，８，９の中から所望の一つを選択す
べくデータバス２と１個のメモリバンクとを接続
する。このバンク選択には、アドレスバス３上の
アドレスデータは何等使用されていないことに注
目されたい。そしてこの方法によつて選択された
メモリバンクだけがマイクロプロセツサ１と電気
的に接続されデータの読み出し（リード）あるい
は書き込み（ライト）が実行される。かかる従来
のものは、全メモリバンクに対して同時にかつ共
通にアドレスが入力されるが、ただデータバスと
メモリバンクとの接続を１通りだけに選択してや
つて、大容量のメモリアクセスを可能とするもの
である。換言すれば従来のチツプ選択信号として
アドレスではなく、別にメモリバンク選択用の制
御信号を作ることにより、大容量アクセスを可能
とした点に効果がある。

しかしながら、メモリバンクに格納された一連
のプログラムやデータ群があるメモリバンクから
他のメモリバンクにまたがるような場合、例えば
処理すべき一連のプログラムがメモリバンク７の
アドレス後半からメモリバンク８のアドレス前半
にまたがるような場合、この方式では不都合が生
じる。即ち、プログラムを正確に全部読み出して
実行するためには、メモリバンク７とメモリバン
ク８との境目、即ちメモリバンク７のアクセス終
了を検出してメモリバンク８への切り換えを繁雑
にしかも高速に行なわなければならないからであ
る。

更に、上記方式の欠点としてメモリバンク単位
での選択を行なつているため、メモリバンクとし
て使用できる容量はやはりマイクロプロセツサの
アドレスビツト数に依存するということである。
従つて、マイクロプロセツサが各メモリバンクに
対して８ビツト分のアドレスしか割り当てる余裕
がない場合には、各々のメモリバンクの容量は最
高2⁸＝256アドレス分しか使用できない。又、メ
モリバンクを増設することは可能であるが、バン
ク数が増える分だけ切換作業や選択作業が複雑に
なつてしまい、高速処理がきなくなる。

更に、各メモリバンクの全てにデータバスとア
ドレスバスとの配線接続が要求され、システム構
成も極めて煩雑で、システムの大型化や配線ミス
を免れ得ない。

従つて、本発明の目的は限られたアドレスビツ
ト数でより多くのメモリ容量をアクセスするデー
タ処理において、メモリに対するアクセス可能な
アドレス空間、特にその開始アドレスの設定が任
意に行なえるデータ処理装置を提供することにあ
る。

本発明の他の目的は大容量、即ちブロセツサの
定められたCPUアドレスによつて直接アクセス
可能な容量よりも大きい容量をもつた１個のメモ
リチツプに対して、そのメモリの全アドレス空間
内を所望のアドレスから始まる小アドレス空間に
分割し、各小アドレス空間内ではアドレスの境界
をもつことなく自由にアクセス可能なデータ処理
装置を提供することである。

本発明の更に他の目的は、マイクロプロセツサ
チツプとメモリチツプとの接続が容易で、システ
ム構成を簡易化したデータ処理装置を提供するこ
とである。

本発明はマイクロプロセツサと第１および第２
のメモリとを有するデータ処理装置において、前
記第１のメモリは前記マイクロプロセツサから出
力されるアドレスで直接アクセスし、前記第２の
メモリは前記マイクロプロセツサから出力される
アドレスのうち前記第１のメモリをアクセスする
アドレス以外のアドレスを予め設定されたオフセ
ツトアドレスで修飾したアドレスによつてアクセ
スすることを特徴とする。

本発明の一実施例を以下に図面に基づいてより
詳細に説明する。

第２図は本発明の一実施例を示す機能ブロツク
図である。

マイクロプロセツサ１００のデータ端子にはデ
ータバス２００が接続され、該バスはプログラム
メモリ（ROM）４００、オフセツトアドレスレ
ジスタ１２０、及びメモリブロツク１５０に夫々
接続されている。又、プロセツサのアドレス端子
にはアドレスバス３００が接続され、これはプロ
グムメモリ４００とアドレス修飾回路１４０に接
続されている。メモリブロツク１５０とプログラ
ムメモリ４００とのアドレス容量の合計はマイク
ロプロセツサ１００のアドレス端子数によつて定
まるアドレス容量をこえており、同時にメモリブ
ロツク１５０のすべてをマイクロプロセツサ１０
０を接続することはできない。一方、プログラム
メモリ４００はマイクロプロセツサ１００に直接
接続されており、そのすべてのアドレスにわたつ
てマイクロプロセツサ１００は自身のアドレスで
直接アクセスすることができる。ここでマイクロ
プロセツサ１００が持つアドレス空間のうちプロ
グラムメモリ４００が専有していないアドレス空
間（通常は連続したアドレス空間となる）がメモ
リブロツク１５０に与えることのできるアドレス
空間ということになるが、この容量はもちろんメ
モリブロツク１５０の容量よりもはかるかに小さ
い。

今、マイクロプロセツサ１００が、メモリブロ
ツク１５０内にあるメモリデータをアクセスしよ
うとする場合、書き込み制御信号１１０によつて
まずオフセツトアドレスレジスタ１２０にデータ
バス２００を介してオフセツトアドレスデータを
セツトする。尚、このセツトはプロセツサから直
接そのデータをセツトするようにしてもよいし、
あるいは外部から例えばスイツチの切り換え等に
よつて所望のデータをセツトするようにしてもよ
い。セツトされたオフセツトアドレスデータは出
力ライン１６０によりアドレス修飾回路１４０に
入力される。そして、マイクロプロセツサ１００
はメモリブロツク１５０内のメモリをアクセスす
るためにメモリアクセス命令を実行する。この時
マイクロプロセツサから出力されるアドレスは前
記メモリブロツク１５０に与えられたメモリ空間
内のアドレス、即ち２個のアドス端子数乗−プロ
グラムメモリアドレス数ということになる。一方
メモリブロツク１５０には連続した物理的なアド
レスが割当てられており、メモリアドレスバス１
３０上のアドレスによつてビツト単位あるいはバ
イト単位で選択される。尚、メモリアドレスバス
１３０はアドレス修飾回路１４０の出力端子に接
続されたおり、オフセツトアドレスデータとプロ
セツサからのアドレスデータとに基いて実効的ア
ドレス数が増加するようなアドレス演算を行なつ
て、その結果がメモリアドレスとしてメモリブロ
ツク１５０に供給される。従つて、マイクロプロ
セツサ１００がオフセツトアドレスレジスタ１２
０にセツトするオフセツトアドレスデータを変更
すれば、メモリブロツク１５０内のメモリバイト
を選択するためのメモリアドレスもアドレス修飾
回路の関数に従つて変化し、メモリブロツク１５
０内で選択される小ブロツクのアドレス空間を任
意のアドレスから自由に設定できるようになる。
即ち、本実施例によれば、マイクロプロセツサが
出力するオフセツトアドレスデータを変化させる
ことにより、メモリブロツクを個々のメモリバン
クに分割することなく、小ブロツクのアドレス空
間の境界を任意に設定することができる。又メモ
リブロツク内に格納されているプログラムの実行
に従つてオフセツトアドレスデータを変化させる
ことによつて、従来のようにメモリバンクの切り
換えを別管理して繁雑に行なう必要もなくプログ
ラムの実行を円滑にする効果を有する。

以下に、アドレス修飾とメモリブロツクアクセ
スについてその一例を説明する。

今、説明を簡単にするためマイクロプロセツサ
１００に割り当てられたアドレスビツト数を８ビ
ツトと仮定する。データビツトは直列転送、並列
転送のいづれでもよいが、ここではバイト処理を
行なうものとして８ビツト並列データとする。又
プログラムメモリ４００は128バイト容量のメモ
リとする。明らかなように８ビツトアドレスのプ
ロセツサがそのアドレスだけアクセスできるアド
レス空間は2⁸＝256アドレスである。そして、そ
の中の１２８アドレスはプログラムメモリ４００
によつて占有されるため、直接アクセスできる他
の外部メモリは128アドレス分しかない。しか
し、以下に述べるように本発明によれば外部メモ
リの容量が例え64Kアドレス数あるいはそれ以上
であつても、プロセツサのアドレスビツト数を増
すことなく十分高速かつ容易にアクセスできる。
今、外部メモリ即ちメモリブロツク１５０として
64型１チツプメモリを想定する。本来ならば64K
分のアドレスを指定するために16ビツトのアドレ
スを要する所である。又、前記した従来の方式を
用いると単純に128バイト１チツプメモリを512個
必要とし、かつそのバス切り換え回路も複雑であ
る。本例では、オフセツトアドレスレジスタ１２
０に16ビツトのデータをセツトし、アドレス修飾
回路１４０ではこの16ビツトデータとCPUアド
レスの８ビツトを加算するようにする。従つて、
オフセツトアドレスデータとしてＮ番地を設定す
れば、メモリアドレス１３０はＮ＋０〜Ｎ＋128
までの範囲で64K1チツプメモリをアクセスでき
る。勿論Ｎは任意の値を設定することができ、又
CPUアドレスはプログラム実行に応じたプログ
ラムカウンタからの出力を用いれば、任意の番地
をアクセス開始アドレスとして128個分のアドレ
スにわたるメモリデータを順次連続してアクセス
することができる。又、８ビツトプログラムカウ
ンタのオーバーフローを検出してオフセツトアド
レスレジスタ１２０の値を＋１するようにすれ
ば、それ以上のアドレス空間を連続してアクセス
することができる。

この様に、本実施例によればCPUアドレスを
増加することなく大容量のメモリをCPUアドレ
スと無関係に外付けすることができる。しかも、
このメモリは大容量１チツプメモリでよいので、
システム配線が極めて簡単でもある。又、任意の
番地から初まるアドレス空間をメモリ内のメモリ
内の小ブロツクとして規定できるので、除中でブ
ロツク切り換えを要しないようアドレス空間を設
定できる。又、例えアクセス範囲が広く、複雑の
ブロツク間にまたがるような場合であつても、ブ
ロツク切り換え回数を最小にすることができ、か
つその切換え作業も簡単である。

尚、本実施例において連続するアドレス空間を
大容量単位に区切つて、複数個のメモリブロツク
を用いることは可能である。又、プログラムメモ
リをメモリアドレスバス１３０に共通に接続して
もよい。更に、複数個のメモリブロツクをブロツ
ク選択信号で選択する第１図に本発明を適用して
も、大容量メモリの簡易アクセス効果は達成でき
る。更に、オフセツトアドレスデータビツト数は
任意のビツト数でよく、又アドレス修飾回路の演
算方式も適宜所望の方式を用いてよい。又、オフ
セツトアドレスレジスタは必要に応じてプロセツ
サ１００に内蔵してもよい。

【図面の簡単な説明】

第１図は従来のデータ処理装置のブロツク図、
第２図は本発明の一実施例を示す機能ブロツク図
である。１，１００……マイクロプロセツサ、２，２０
０……データバス、３，３００……アドレスバ
ス、４，４００……プログラムメモリ、５……メ
モリバンク選択回路、６……メモリバンク切り換
え回路、７，８，９……メモリバンク、１０……
制御信号、１１，１１０……ライト信号、１２０
……オフセツトアドレスレジスタ、１３０……メ
モリアドレスバス、１４０……アドレス修飾回
路、１５０……メモリブロツク、１６０……オフ
セツトアドレス。

Claims

【特許請求の範囲】

１マイクロプロセツサと第１および第２のメモ
リとを有するデータ処理装置において、前記第１
のメモリは前記マイクロプロセツサから出力され
るアドレスで直接アクセスし、前記第２のメモリ
は前記マイクロプロセツサから出力されるアドレ
スのうち前記第１のメモリをアクセスするアドレ
ス以外のアドレスを予め設定されたオフセツトア
ドレスで修飾したアドレスによつてアクセスする
ことを特徴とするデータ処理装置。