JPH07200458A - メモリ・アクセス装置及びその方法 - Google Patents

メモリ・アクセス装置及びその方法

Info

Publication number
JPH07200458A
JPH07200458A JP6235659A JP23565994A JPH07200458A JP H07200458 A JPH07200458 A JP H07200458A JP 6235659 A JP6235659 A JP 6235659A JP 23565994 A JP23565994 A JP 23565994A JP H07200458 A JPH07200458 A JP H07200458A
Authority
JP
Japan
Prior art keywords
memory
bus
access
module
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6235659A
Other languages
English (en)
Other versions
JP3168552B2 (ja
Inventor
Joel R Davidson
ジョエル・ロジャー・ダビッドソン
Hehching H Li
ヘーチング・ハリー・リー
Franklin M Liu
フランクリン・マーク・リウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07200458A publication Critical patent/JPH07200458A/ja
Application granted granted Critical
Publication of JP3168552B2 publication Critical patent/JP3168552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 メモリ装置を直接に選択するアドレス範囲が
メモリ装置の数よりも小さいバス・プロトコルの下にお
いて、直列バスに接続された複数のメモリ装置をアクセ
スするための装置及び方法を提供する。 【構成】 メモリ装置は、マイクロコントローラに送ら
れる高レベル・アドレス信号に応答して、１以上のメモ
リ装置を選択的に活性化する複数のマイクロコントロー
ラの間で分割される。その後、選択的に活性化されたメ
モリ装置のグループが直列バスの制限されたアドレス範
囲によつてアクセスされる。本発明は、標準的なバス・
プロトコルの数値範囲を越えてメモリ装置の数を増加す
るために、チツプ選択機能の通常の範囲を拡張すること
により生じるコスト及び複雑性が著しく増加する場合の
モジユラ・マルチプロセツサ・システムに適用される。
本発明の実施例は、ＥＥＰＲＯＭデバイス及びＩ2Ｃプ
ロトコル・バスを用いている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、モジユラ・コンピユー
タにおける直列バスの使用に関する。より詳細に言え
ば、本発明は、コンピユータ・システムの複数のモジユ
ール中のメモリ装置にアクセスするために用いられる直
列バスのアドレス範囲を拡大するためのコントローラの
使用に向けられている。
【０００２】
【従来の技術】コンピユータ・システム・デザインにお
ける最近の傾向は、並列アーキテクチヤを用いること
と、コンピユータ・プロセツサ及びメモリのマルチチツ
プ構成を用いることとに大きな関心を寄せてきた。並列
プロセツサのコンピユータ・アーキテクチヤは、モジユ
ラ設計の考え方、つまり、モジユール化ユニツトの付加
によつてコンピユータ・アーキテクチヤをアツプグレー
ドするという概念を導入している。モジユール化して拡
大可能にしたコンピユータ・システムの考え方は、モジ
ユールの数及びタイプの変更を検知し管理することので
きるシステム・アーキテクチヤの必要性をもたらした。
このようなマルチプロセツサ・システムの環境における
モジユールの多様性は、現場で置換可能なプロセツサ・
ユニツト、メモリ・ユニツト、Ｉ／Ｏ（入／出力）ユニ
ツト、電源供給ユニツトを包含し、モジユール化できか
つ容易に接続できる他の多くのコンピユータ・ユニツト
にまで及んでいる。
【０００３】現場で置換可能なユニツトを目指すマルチ
プロセツサのモジユール化の設計指向は、モジユールの
タイプ（例えば、メモリに対するプロセツサ）、サイズ
及び性能の特性を特定するデータのような重要な製品情
報（重要データ：vital data）を、モジユールに含ませ
ることが必要となる。更に、製品に関する重要データを
ストアするために用いられるメモリは、設置されるモジ
ユール及びマルチプロセツサ・システム間のアドレス関
係を表示する情報のような他のモジユール関連情報をス
トアするのにも使用されることが経験上判つている。従
つて、製品に関する重要データ及びマルチプロセツサの
モジユール間関係のような独特なデータをストアするた
めに、現場で置換可能なモジユールの中に、電気的に消
去可能でプログラム可能な読み取り専用メモリ（ＥＥＰ
ＲＯＭ）を使用することが望まれる。
【０００４】半導体デバイスに設けられるピンの本数に
関する制限がマルチチツプ・モジユールの主要な拘束条
件となつていることは広く知られている。この理由のた
めに、製品に関する重要データ及び構成データのモジユ
ールからの読み取り、あるいは、モジユールへの書込み
は、クロツク・ライン及びデータ・ラインのみを用いる
直列バスを使用して遂行されるのが望ましい。
【０００５】マルチプロセツサ・システムにおいてモジ
ユールの数が増加すると、モジユールと個々に関連した
メモリ装置の数も増加する。完全に構成された１つのマ
ルチプロセツサ・システムが７５個のモジユールを必要
とする場合、本質的に異なつた７５個のメモリ装置を選
択的かつ別個にアドレスすることが必要となる。
【０００６】広く使用されており、多くの集積回路デバ
イスによりサポートされ、良好に文書化されて長年にわ
たつて改良されてきたこの分野の標準的な直列バスのア
ーキテクチヤは、Ｉ2Ｃ直列バスである。Ｉ2Ｃ直列バス
のプロトコルの細目は、フイリツプスのシグネテイツク
ス社（Signetics Division of Philips）の１９９２年
１月の刊行物に記載されている「The I2C-Bus and How
To Use It」と題する文書に説明されている。このよう
な基準的なバスを使用することは、新しいマルチプロセ
ツサ・システムのための全く新規でかつ固有の他の直列
バスを使用するよりも好ましいのは明らかである。
【０００７】Ｉ2Ｃ直列バスのプロトコルの弱点は、７
ビツトの内の４ビツトがプロトコルの規定によりデバイ
ス・タイプの指定に割り当てられている７ビツト・ワー
ドでチツプ選択が行なわれるということにある。このプ
ロトコルにおいて、残りの３ビツトはそのデバイス・タ
イプの内の複数のデバイスを選択するために用いられて
いる。Ｉ2Ｃ直列バスのプロトコルにおいては、例え
ば、ＥＥＰＲＯＭタイプのデバイスを選択するアドレス
の前半の４ビツトが、そのタイプを選択するための特定
の組み合わせのバイナリ・ビツトを持つていることと、
後半の３ビツトが、チツプの選択をするために残される
こととが必要である。Ｉ2Ｃ直列バス上に８個を越えた
ＥＥＰＲＯＭデバイスがある場合、これらＥＥＰＲＯＭ
デバイス相互の間を判別して選択することは、Ｉ2Ｃバ
スのプロトコルにおいては不可能であることがこのプロ
トコルの持つ問題点である。
【０００８】Ｉ2Ｃ直列バスのプロトコルは１０ビツト
・ワードの送信及び受信を与える。然しながら、この１
０ビツト・ワード・プロトコルは、バスを介した通信路
の送信端及び受信端の両方においてインテリジエント処
理を必要とする。
【０００９】
【発明が解決しようとする課題】所定のバス・プロトコ
ルによつて決められているモジユールの選択数の範囲を
越えた数のモジユールがある場合に、製品に関する重要
データをストアしているメモリを選択するために、この
分野で標準的なバスを、少ないコストでどのようにして
使用するかが問題である。
【００１０】
【課題を解決するための手段】本発明に従つて、１つま
たは複数の第１のモジユールと、複数個の第２のモジユ
ールとを含み、第１のモジユールはバスにインターフエ
ースされたアクセス制御手段及び第１のメモリを有し、
第２のモジユールはバスにインターフエースされたアク
セス制御手段を持たずに第２のメモリを有し、バス上の
インテリジエント信号に応答する第１のメモリ及び第２
のメモリの両方へのバスからのアクセスを、アクセス制
御手段により調整させる手段を含むことで構成されたメ
モリ・アクセス・システムを用いたモジユラ・コンピユ
ータ、上述の直列バスのアドレス範囲の制限は、解決さ
れる。本発明の他の実施例において、本発明はこれらの
機能を遂行する処理方法に向けられている。
【００１１】本発明のモジユラ・マルチプロセツサの良
好な実施例は、一対のＥＥＰＲＯＭデバイスに接続され
たＩ2Ｃ直列バスの使用を含んでおり、ＥＥＰＲＯＭデ
バイスは、同じ直列バスを経て転送されるインテリジエ
ント・コマンドに応答する共有マイクロコントローラを
用いて、パワーの供給、またはチツプ選択によつて個々
に付勢される。良好な実施例において、現場で置換可能
な各モジユールは、そのモジユールを代表する重要な製
品データをストアするためのＥＥＰＲＯＭデバイスを含
んでいる。然しながら、ストアされた上述の重要商品デ
ータの読み取り、または書き込みを行なうために、ＥＥ
ＰＲＯＭデバイスを活性化することは、２つ、またはそ
れ以上のＥＥＰＲＯＭデバイスを制御するマイクロコン
トローラに応答して行なわれる。
【００１２】マイクロコントローラはＥＥＰＲＯＭデバ
イス・グループへのアクセスを管理するマイクロコント
ローラとしてそれ自身を識別するために、直列バス上の
拡大された長さのワードに応答する。このようにアドレ
スされたマイクロコントローラは、チツプ選択動作か、
またはパワー供給動作かのいずれかを始動することによ
つて関連したＥＥＰＲＯＭデバイスを付勢する。その
後、通常のＩ2Ｃ直列バス・プロトコルのアドレス動作
が同じ直列バスを用いて、ＥＥＰＲＯＭデバイスを選択
する。そのようにして識別されたＥＥＰＲＯＭデバイス
へのアクセス動作は、製品に関する重要情報の通常の読
み取りを行なうばかりでなく、初期化の準備段階を行な
つている間で置換モジユール中のＥＥＰＲＯＭデバイス
に対して、ＥＥＰＲＯＭデバイス中にプログラムや情報
の書き込みを行なう。
【００１３】本発明の装置及び方法は、この分野で標準
的な直列バスのプロトコルが規定している選択範囲以上
の数のデバイスをアドレスすることを、通常の集積回路
デバイス及びマイクロコントローラを持つこの分野の標
準的な直列バスを使用して可能にしている。
【００１４】
【実施例】現代のコンピユータ・システム市場の激しい
競争状態は、革新的な新しいデザインを開拓すること
と、この分野の標準的なデザイン及び装置の革新的な使
用を開拓することとの間のバランスを慎重に考慮するこ
とを必要としている。本発明において、コスト及びプロ
トコル規約に対する上述の考慮は、複数個のプロセツ
サ、メモリ装置、Ｉ／Ｏ装置などや、マルチプロセツサ
・システムを形成するのに使用されるモジユールの間を
通信するための標準的なＩ2Ｃ直列バスを使用すること
によつて反映されている。本発明の実施例に示されてい
るように、本発明は、バス上の特定のマイクロコントロ
ーラ命令に応答するＥＥＰＲＯＭデバイス・グループを
選択的に活動化させるマイクロコントローラを用いるこ
とによつて、Ｉ2Ｃ直列バス・プロトコルにより直接許
容されているＥＥＰＲＯＭデバイスの使用数以上の数の
ＥＥＰＲＯＭデバイスの使用を可能にする。
【００１５】図１は本発明のマルチプロセツサ・システ
ムの実施例のブロツク図である。ＡＣ−ＤＣコンバータ
１は、ＡＣ入力電圧をパワー・バス３上の公称レベルの
ＤＣ電圧に変換する。パワー・バス３上の中間レベル電
圧は、オペレータ・パネル４及びサービス・プロセツサ
６に与えられる。また、図１に示されているように、パ
ワー・バス３上の中間レベル電圧は、参照数字７、８、
９、１１、１２及び１３によつて個々に示されている複
数個のＤＣ−ＤＣコンバータに供給される。これらの各
モジユラ・コンバータは、配分するのに使用された中間
レベルから、通常の高速度集積回路デバイスに用いられ
る低レベルのＤＣ電圧に降下する。例えば、プロセツサ
・モジユール１４、１６及び１７は、コンバータ７、８
及び９によつて夫々パワー（電力）を供給され、他方、
メモリ・アレイ１８及び１９は、夫々、コンバータ１１
及び１２によつてパワーを供給される。同様に、Ｉ／Ｏ
サブシステム・モジユール２１はコンバータ１３によつ
てパワーを供給される。
【００１６】新しいマルチプロセツサ・デザインのモジ
ユラの性質は、置換されまたは付加されるモジユラ素子
の数及び特性に関する知的情報がシステム内に存在する
ことを必要とする。この情報は、対応するＥＥＰＲＯＭ
デバイス、即ち図１中の参照数字２３で示されたＥ2ブ
ロツクの中にストアされている。例えば、若しＤＣ−Ｄ
Ｃコンバータ８が故障したならば、この故障はマイクロ
コントローラ２２によつて検出され、システム中に通知
される。同様に、若しメモリ・モジユール１９と、それ
に関連したＤＣ−ＤＣコンバータ・モジユール１２とが
システムに加えられたならば、この情報はマルチプロセ
ツサ・システム中に通知されなければならない。プロセ
ツサ、メモリ、Ｉ／Ｏ、あるいはＤＣ−ＤＣコンバータ
のモジユールが置換された時にも、上述と同じような状
態が生じる。この場合、構成変更に関する情報はマルチ
プロセツサ・システムに通知されなければならず、置換
モジユールの識別子は、すべてのマルチプロセツサ・ア
ドレスの順位内で適正に配置されなければならない。
【００１７】システム内のモジユール中のＩ2Ｃバスの
プロトコルのＥＥＰＲＯＭデバイス２３に加えて、各Ｄ
Ｃ−ＤＣコンバータはＩ2Ｃバス・インターフエース
（ＢＩ）２４を持つている。バス・インターフエース２
４はＩ2Ｃ直列バス２６にインターフエースするための
この分野の標準的な装置である。
【００１８】図１において、Ｉ2Ｃパワー・バス２７
は、対応するＥＥＰＲＯＭデバイス２３を選択的に活性
化し、または不活性化するのに使用される。本発明の実
施例において、各マイクロコントローラ２２は、バス２
７を活性化するためにトランジスタ２８を付勢し、また
はバス２７を不活性にするためにトランジスタ２８を滅
勢し、そして、これらのバス２７に関連した一対のＥＥ
ＰＲＯＭデバイスの動作を活性化し、または不活性化す
る。
【００１９】図１に示した良好な実施例はマルチプロセ
ツサ・システムを示しており、このマルチプロセツサ・
システムにおいて、ＤＣ−ＤＣコンバータ・モジユール
７及びプロセツサ・モジユール１４のような複数のモジ
ユールが、現場で置換可能な単一のユニツト（単一の素
子）３９として一体的にされている。各モジユールは、
モジユールに関連した重要な製品データをストアしたＥ
ＥＰＲＯＭデバイスを持つている。然しながら、一対の
ＥＥＰＲＯＭデバイスはマイクロコントローラ２２及び
Ｉ2Ｃバス・インターフエース２４を共有している。
【００２０】関連する一対のＥＥＰＲＯＭデバイスへの
アクセスを各マイクロコントローラ２２で個々に管理さ
せることによつて、本発明は、Ｉ2Ｃバスによつてアク
セスすることのできるＥＥＰＲＯＭデバイスの数を制限
する上述の拘束条件を取り除いている。一対のＥＥＰＲ
ＯＭデバイスへのアクセスは、マイクロコントローラの
インテリジエンス（知的情報）によつて解釈される１０
ビツトＩ2Ｃバス・プロトコルを用いたマイクロコント
ローラを介して行なわれる。例えば、システム・コント
ローラがＥＥＰＲＯＭデバイスにアクセス動作を行なう
場合、システム・コントローラは、Ｉ2Ｃバス２６を通
して１０ビツトのメツセージを転送する。特定のアドレ
スを持つマイクロコントローラはそのメツセージのアド
レスを検知しつるトランジスタ２８を付勢することによ
つて両方のＥＥＰＲＯＭデバイスを活性化する。その
後、システム・コントローラは、マルチプロセツサ・シ
ステムのモジユール中の他の複数のＥＥＰＲＯＭデバイ
スとは無関係に、通常の方法により２つのＥＥＰＲＯＭ
デバイスの内の選択された１方のデバイスからデータを
読み取り、または、選択された１方のデバイスにデータ
を書き込む。他のＥＥＰＲＯＭデバイスはそれらに関連
したマイクロコントローラによつて不活性にされる。シ
ステム・コントローラの動作が終了すると、システム・
コントローラは、特定された一対のＥＥＰＲＯＭデバイ
スを不活性にするために、マイクロコントローラへ他の
１０ビツト・メツセージを転送する。
【００２１】ＤＣ−ＤＣコンバータ７及びプロセツサ１
４を一体的にした上述の素子、即ちユニツト３９のよう
な、現場で置換可能なユニツトを一意的に識別するため
のマイクロコントローラ・アドレスの構成は、システム
・リセツト・サイクルの間に完成される。システム・リ
セツト・サイクルの間で、マイクロコントローラ２２
は、インターフエース２４を不活性化して、ＥＥＰＲＯ
ＭデバイスをＩ2Ｃバス２６から効果的に隔離するよう
にトランジスタ２９を使用し、他方、そのマイクロコン
トローラによつて用いられるべき一対のＥＥＰＲＯＭデ
バイスのアドレスを読み取るために、対応するＥＥＰＲ
ＯＭデバイスへアクセスを行なう。モジユールのユニツ
ト対のアドレスがＥＥＰＲＯＭデバイスから読み取られ
た後、ＥＥＰＲＯＭデバイスは滅勢され、そして、Ｉ2
Ｃバス・インターフエース２４が付勢される。
【００２２】選択されたユニツトの中の複数のＥＥＰＲ
ＯＭデバイスの間の選択は、既に説明した３ビツトによ
つて行なわれる。ＥＥＰＲＯＭデバイス選択アドレス
は、プロセツサ１４の中のＥＥＰＲＯＭデバイスと、Ｄ
Ｃ−ＤＣコンバータ７の中のＥＥＰＲＯＭデバイスとを
別々に判別するようにハードウエア配線されている。１
つのマイクロコントローラによつて活性化されるＥＥＰ
ＲＯＭデバイスの数が増加すれば、ハードウエア配線さ
れたＥＥＰＲＯＭデバイス選択アドレスに属する機能の
一貫性を保たなければならないことは自明であろう。結
果として求める効果は、マイクロコントローラ中に存在
するインテリジエンスを共同して使用することによつ
て、Ｉ2Ｃバスのプロトコルに基づく８個の使用制限を
越えてＩ2Ｃバス上のＥＥＰＲＯＭデバイスの使用数を
増加することである。
【００２３】図２は本発明の他の実施例を示す図であ
る。この実施例において、プロセツサ３１、メモリ３２
及びＩ／Ｏサブシステム３３のようなモジユールは、個
々にＤＣ−ＤＣコンバータを持つていないが、その代わ
りに、マルチプロセツサ・システムの全体に共通する電
力供給源から電力が供給される。現場で置換可能なユニ
ツトは独立したモジユールである。プロセツサ・モジユ
ール３１のような各モジユールは、そのモジユールに関
連した重要な製品情報及びＩ2Ｃバス・インターフエー
ス２４に関する情報をストアするためのＥＥＰＲＯＭデ
バイス２３を含んでいる。この実施例において、マスタ
ＡＣ−ＤＣコンバータ３６中のマイクロコントローラ３
４は、複数のトランジスタ３７の内の適当な１つのトラ
ンジスタを介して、Ｉ2Ｃバス２６上の１０ビツト・ア
ドレスによつて選択されたマイクロコントローラ３４に
より識別されたＥＥＰＲＯＭデバイスを選択的に付勢す
る。
【００２４】図２に示した実施例は、図１の実施例で必
要とされるライン数よりも多いライン数を必要とする、
つまり、システム中の各モジユールに対して１本の付加
的なラインを必要とする。然しながら、この実施例は、
現場で置換可能なユニツトのレベルにおいて、多数のマ
イクロコントローラを必要としない。図１の実施例の場
合、複数のマイクロコントローラが、ＤＣ−ＤＣコンバ
ータ中で容易に利用可能であつた。複数個のマイクロコ
ントローラが簡単に利用できない場合において、図２に
示したアーキテクチヤはコスト効率がより高くなる。
【００２５】図１及び図２に示した実施例は、本発明の
理解を容易にするために例示したものである。例えば、
Ｉ2Ｃ直列バスのプロトコルは、各マイクロコントロー
ラが８個までのＥＥＰＲＯＭデバイスを同時に活性化す
ることができ、従つて、このアーキテクチヤによつて、
独立したＥＥＰＲＯＭデバイスを持つ８個のモジユール
のアレイを選択することができるのは明らかである。図
１の実施例の環境において、この実施例は、ＤＣ−ＤＣ
コンバータ中の各マイクロコントローラが、プロセツサ
・モジユール１４と同じような６個のモジユールのＥＥ
ＰＲＯＭデバイスへのアクセスを制御することを可能に
する。８個のＥＥＰＲＯＭ選択アドレスの内の残りの２
個のアドレスは、ＤＣ−ＤＣコンバータ７の中のＥＥＰ
ＲＯＭと、オペレータ・パネル４の中のＥＥＰＲＯＭと
によつて使用される。図１のアーキテクチヤにおいて、
独立してアドレス可能なマイクロコントローラの数は、
インテリジエント・デバイスのためのＩ2Ｃバス・プロ
トコルの１０ビツト・アドレスの範囲によつて制限され
る。
【００２６】図２に示したアーキテクチヤにおいて、独
立してアドレス可能なＥＥＰＲＯＭデバイスの数は、マ
イクロコントローラ３４が解釈できるＩ2Ｃバス・プロ
トコルの１０ビツト・ワードの使用に直接に関係してい
る。トランジスタ３７及びＩ2Ｃパワー・バス・ライン
３８を付勢できる数は正比例する。
【００２７】図３は、上述のようなＥＥＰＲＯＭデバイ
スを有する１つ以上のモジユールがマルチプロセツサ・
システム中に付加され、または置換された時に、ＥＥＰ
ＲＯＭデバイスを設定するための良好な作業手順を示す
流れ図である。図１に示した実施例の環境において、モ
ジユール７及び１４で構成され、現場で置換可能なユニ
ツト３９は、１０ビツトのモジユール・アドレス・ビツ
ト中の上位２ビツトをバイナリ０にセツトした後に工場
から出荷される。下位の８ビツトは連続するユニツト番
号の最小有効数字によつて決められる。ユニツトの番号
を使用した理由は、アドレスを選択するためのランダム
な開始点を、ユーザが読み取り可能な擬似的な番号によ
つて与えることができるからである。ゼロ・ビツトとユ
ニツト番号のビツトの組み合わせは、システム・コント
ローラによつて更新されるまでアドレスとして利用す
る。
【００２８】現場で置換可能な新しいユニツトを導入す
る時に、導入される個々のユニツトは、システムの制御
用コンソールかまたはシステム管理用のソフトウエア・
ツールを通して、新しいユニツトのユニツト番号をシス
テムに入力する。システム・コントローラは、バイナリ
０１にセツトされた上位２ビツトと、新しいユニツトの
オリジナルのユニツト番号を維持した下位８ビツトで構
成された新しい１０ビツト・アドレスを作成する。次
に、マルチプロセツサ・システム内において、このアド
レスを持つユニツトにアクセスさせる動作が行なわれ
る。若し応答がなければ、システム・コントローラは、
このアドレスを一意的なアドレスであると推定し、オリ
ジナルのユニツト番号とバイナリ００との組み合わせを
用いてＥＥＰＲＯＭデバイスにアクセスし、次いで、将
来使用するためのマイクロコントローラ・アドレスとし
て利用するために、バイナリ０１とユニツト番号とで新
しく定義された組み合わせを、ＥＥＰＲＯＭデバイスの
中に書き込む。また、新規に導入されたモジユラ・ユニ
ツトが上述のアドレスを持つユニツトとして存在する事
実を反映するために、システム・コントローラの不揮発
性メモリ中のユニツト・アドレス・テーブルが更新され
る。
【００２９】他方、若しバイナリ０１とユニツトの番号
の組み合わせを用いたデバイスへのアクセス動作が応答
を示したならば、マイクロコントローラのこのアドレス
は既に使用されていることを意味する。この場合には、
システム・コントローラは、２ビツトをバイナリ１０に
設定して、再度アクセスを行なう。若しこのアクセス動
作に応答があれば、バイナリ１１で再度アクセスを試み
る。若しこれにも応答があれば、システム・コントロー
ラは８ビツトのユニツト番号を増分し、上位２ビツトを
バイナリ０１に設定して処理の開始を繰り返す。この作
業手順は、独特のマイクロコントローラ・アドレスが各
新しいユニツトに対して最終的には識別されることを保
証する。複数のユニツトが導入され、ある種の特殊事情
によつて、バイナリ形式にある連続番号の８個の下位ビ
ツトに対応するデイジツトが同じである場合、導入作業
は一時に１ユニツトづつ設置することが必要である。
【００３０】作業手順は、図３に示した流れ図によつて
示された作業及び処理決定の順序で示されている。頭字
語ＦＲＵは現場で置換可能ユニツト（Field Replaceabl
e Unit）を表わし、頭字語ＣＥはカストマ・エンジニヤ
（Customer Engineer）を表わしている。独特なユニツ
ト・アドレスを追跡する際に、アドレスの調節を順番に
行なつてアドレスを比較する作業は図３の流れ図の反復
した作業手順を見れば、これ以上の説明は要しないであ
ろう。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３２】（１）モジユラ・コンピユータ中のメモリ
・アクセス装置において、第１のメモリ及びバスにイン
ターフエースされたアクセス制御手段を持つ１つまたは
複数の第１のモジユールと、第２のメモリを持つがバス
にインターフエースされたアクセス制御手段を持たない
複数個の第２のモジユールと、バス上のインテリジエン
ト信号に応答して第１のメモリ及び第２のメモリの両方
へのバスからのアクセスを前記アクセス制御手段により
調節させる手段とからなるメモリ・アクセス装置。 （２）バスから直接に選択可能なメモリの数は第２のモ
ジユールの数よりも少ないことを特徴とする（１）に記
載のメモリ・アクセス装置。 （３）第１のモジユール中のアクセス制御手段が複数の
第２のモジユール中のメモリへのアクセスを制御する、
（１）に記載のメモリ・アクセス装置。 （４）前記メモリは対応するモジユールに関する製品デ
ータをストアする、（１）または（３）に記載のメモリ
・アクセス装置。 （５）前記バスは直列バスである、（１）または（３）
に記載のメモリ・アクセス装置。 （６）第１及び第２のモジユールに属するモジユラ・コ
ンピユータ・アドレスを第１のメモリ中にストアする手
段を含む、（１）または（３）に記載のメモリ・アクセ
ス装置。 （７）第１のメモリ及びアクセス・コントローラを持つ
１つまたは複数の第１のモジユールと、第２のメモリを
持ちかつアクセス・コントローラを持たない第２のモジ
ユールとを有するモジユラ・コンピユータにおいてメモ
リをアクセスする方法であつて、バスを介して第１のモ
ジユール中のアクセス・コントローラと通信するステツ
プと、第１のモジユール中のアクセス・コントローラに
よつて与えられたアクセス制御に応答して、バスを介し
て第１及び第２のメモリをアドレスするステツプとから
なるメモリのアクセス方法。 （８）前記アドレス・ステツプはメモリ中にストアされ
た製品データをアクセスするステツプを含む、（７）に
記載のメモリのアクセス方法。 （９）前記バスは直列バスである、（７）に記載のメモ
リのアクセス方法。 （１０）第１及び第２のモジユールの両方に属するコン
ピユータ・システム・アドレスをメモリ中にストアする
ステツプを含む、（７）に記載のメモリのアクセス方
法。
【００３３】
【発明の効果】本発明は、モジユラ・マルチプロセツサ
・システムにおける複数のモジユール中のメモリ装置に
アクセスするために用いられるＩ2Ｃ直列バスのような
標準的なバスのアドレス範囲を低コストで拡張すること
ができる。
【図面の簡単な説明】
【図１】各マイクロコントローラを共有した２つのＥＥ
ＰＲＯＭデバイスを有するモジユラ・マルチプロセツサ
・システムの実施例のブロツク図である。
【図２】６個のＥＥＰＲＯＭデバイスがマイクロコント
ローラを共有しているモジユラ・マルチプロセツサ・シ
ステムの他の実施例のブロツク図である。
【図３】本発明のアーキテクチヤを用いたモジユラ・マ
ルチプロセツサ・システムの初期化の作業手順を説明す
るための流れ図である。
【符号の説明】 １ ＡＣ−ＤＣコンバータ ３ パワー・バス ４ オペレータ・パネル ６ サービス・プロセツサ ７、８、９、１１、１２、１３ ＤＣ−ＤＣコンバータ １４、１６、１７ プロセツサ・モジユール １８、１９ メモリ・アレイ ２１ Ｉ／Ｏサブシステム・モジユール ２２ マイクロコントローラ ２３ ＥＥＰＲＯＭデバイス ２４ Ｉ2Ｃバス・インターフエース ２６ Ｉ2Ｃ直列バス ２７ Ｉ2Ｃパワー・バス ２８、２９ トランジスタ ３９ ユニツト（単一素子）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘーチング・ハリー・リー アメリカ合衆国 テキサス州、オースチ ン、サークルビュー・ドライブ 10029 (72)発明者 フランクリン・マーク・リウ アメリカ合衆国 テキサス州、オースチ ン、ウォーター・ウェル・レーン 2301

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】モジユラ・コンピユータ中のメモリ・アク
    セス装置において、 第１のメモリ及びバスにインターフエースされたアクセ
    ス制御手段を持つ１つまたは複数の第１のモジユール
    と、 第２のメモリを持つがバスにインターフエースされたア
    クセス制御手段を持たない複数個の第２のモジユール
    と、 バス上のインテリジエント信号に応答して第１のメモリ
    及び第２のメモリの両方へのバスからのアクセスを前記
    アクセス制御手段により調節させる手段とからなるメモ
    リ・アクセス装置。
  2. 【請求項２】バスから直接に選択可能なメモリの数は第
    ２のモジユールの数よりも少ないことを特徴とする請求
    項１に記載のメモリ・アクセス装置。
  3. 【請求項３】第１のモジユール中のアクセス制御手段が
    複数の第２のモジユール中のメモリへのアクセスを制御
    する、請求項１に記載のメモリ・アクセス装置。
  4. 【請求項４】前記メモリは対応するモジユールに関する
    製品データをストアする、請求項１または３に記載のメ
    モリ・アクセス装置。
  5. 【請求項５】前記バスは直列バスである、請求項１また
    は３に記載のメモリ・アクセス装置。
  6. 【請求項６】第１及び第２のモジユールに属するモジユ
    ラ・コンピユータ・アドレスを第１のメモリ中にストア
    する手段を含む、請求項１または３に記載のメモリ・ア
    クセス装置。
  7. 【請求項７】第１のメモリ及びアクセス・コントローラ
    を持つ１つまたは複数の第１のモジユールと、第２のメ
    モリを持ちかつアクセス・コントローラを持たない第２
    のモジユールとを有するモジユラ・コンピユータにおい
    てメモリをアクセスする方法であつて、 バスを介して第１のモジユール中のアクセス・コントロ
    ーラと通信するステツプと、 第１のモジユール中のアクセス・コントローラによつて
    与えられたアクセス制御に応答して、バスを介して第１
    及び第２のメモリをアドレスするステツプとからなるメ
    モリのアクセス方法。
  8. 【請求項８】前記アドレス・ステツプはメモリ中にスト
    アされた製品データをアクセスするステツプを含む、請
    求項７に記載のメモリのアクセス方法。
  9. 【請求項９】前記バスは直列バスである、請求項７に記
    載のメモリのアクセス方法。
  10. 【請求項１０】第１及び第２のモジユールの両方に属す
    るコンピユータ・システム・アドレスをメモリ中にスト
    アするステツプを含む、請求項７に記載のメモリのアク
    セス方法。
JP23565994A 1993-12-17 1994-09-29 メモリ・アクセス制御システム及びその方法 Expired - Fee Related JP3168552B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16862093A 1993-12-17 1993-12-17
US168620 1993-12-17

Publications (2)

Publication Number Publication Date
JPH07200458A true JPH07200458A (ja) 1995-08-04
JP3168552B2 JP3168552B2 (ja) 2001-05-21

Family

ID=22612247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23565994A Expired - Fee Related JP3168552B2 (ja) 1993-12-17 1994-09-29 メモリ・アクセス制御システム及びその方法

Country Status (3)

Country Link
US (1) US5613157A (ja)
EP (1) EP0660243A1 (ja)
JP (1) JP3168552B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
JP2010511943A (ja) * 2006-12-06 2010-04-15 モサイド・テクノロジーズ・インコーポレーテッド 混合されたタイプのメモリデバイスを動作させるシステムおよび方法
US8819377B2 (en) 2006-12-06 2014-08-26 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145036A (en) * 1998-09-30 2000-11-07 International Business Machines Corp. Polling of failed devices on an I2 C bus
US6205504B1 (en) * 1998-09-30 2001-03-20 International Business Machines Corporation Externally provided control of an I2C bus
US6622188B1 (en) 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6295570B1 (en) * 1998-12-18 2001-09-25 Intel Corporation Using multiple serial bus devices with a driver program
JP2001273267A (ja) * 2000-03-27 2001-10-05 Ricoh Co Ltd Ｓｉｍｄ型プロセッサー、並列処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
KR100507367B1 (ko) * 2003-01-24 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 직렬 버스 제어 장치
US7398345B2 (en) * 2003-06-12 2008-07-08 Hewlett-Packard Development Company, L.P. Inter-integrated circuit bus router for providing increased security
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
US7676621B2 (en) * 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver
US8713697B2 (en) * 2008-07-09 2014-04-29 Lennox Manufacturing, Inc. Apparatus and method for storing event information for an HVAC system
US20100050108A1 (en) * 2008-08-22 2010-02-25 Lennox Manufacturing, Inc., A Corporation Of Delaware Display apparatus and method for entering a reminder in a control unit for an environmental control system
US20100050075A1 (en) * 2008-08-22 2010-02-25 Lennox Manufacturing, Inc., A Corporation Of Delaware Display apparatus and method for a control unit for an environmental control system
US8527096B2 (en) * 2008-10-24 2013-09-03 Lennox Industries Inc. Programmable controller and a user interface for same
US8600558B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US20100106310A1 (en) * 2008-10-27 2010-04-29 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed- architecture heating, ventilation and air conditioning network
US8802981B2 (en) 2008-10-27 2014-08-12 Lennox Industries Inc. Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system
US8855825B2 (en) 2008-10-27 2014-10-07 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8655491B2 (en) 2008-10-27 2014-02-18 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8661165B2 (en) 2008-10-27 2014-02-25 Lennox Industries, Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8295981B2 (en) 2008-10-27 2012-10-23 Lennox Industries Inc. Device commissioning in a heating, ventilation and air conditioning network
US8977794B2 (en) 2008-10-27 2015-03-10 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8615326B2 (en) 2008-10-27 2013-12-24 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8564400B2 (en) 2008-10-27 2013-10-22 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US20100106329A1 (en) * 2008-10-27 2010-04-29 Lennox Manufacturing, Inc., A Corporation Of Delaware Apparatus and method for controlling an environmental conditioning system
US8725298B2 (en) 2008-10-27 2014-05-13 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network
US8463442B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8798796B2 (en) 2008-10-27 2014-08-05 Lennox Industries Inc. General control techniques in a heating, ventilation and air conditioning network
US8655490B2 (en) 2008-10-27 2014-02-18 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8874815B2 (en) * 2008-10-27 2014-10-28 Lennox Industries, Inc. Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network
US8762666B2 (en) 2008-10-27 2014-06-24 Lennox Industries, Inc. Backup and restoration of operation control data in a heating, ventilation and air conditioning network
US8452456B2 (en) 2008-10-27 2013-05-28 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8744629B2 (en) 2008-10-27 2014-06-03 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8543243B2 (en) 2008-10-27 2013-09-24 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8452906B2 (en) * 2008-10-27 2013-05-28 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US9432208B2 (en) * 2008-10-27 2016-08-30 Lennox Industries Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US9678486B2 (en) 2008-10-27 2017-06-13 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8548630B2 (en) * 2008-10-27 2013-10-01 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US9632490B2 (en) 2008-10-27 2017-04-25 Lennox Industries Inc. System and method for zoning a distributed architecture heating, ventilation and air conditioning network
US8892797B2 (en) 2008-10-27 2014-11-18 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US9325517B2 (en) 2008-10-27 2016-04-26 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US9651925B2 (en) 2008-10-27 2017-05-16 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8788100B2 (en) * 2008-10-27 2014-07-22 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8560125B2 (en) 2008-10-27 2013-10-15 Lennox Industries Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8600559B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. Method of controlling equipment in a heating, ventilation and air conditioning network
US8774210B2 (en) * 2008-10-27 2014-07-08 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8694164B2 (en) 2008-10-27 2014-04-08 Lennox Industries, Inc. Interactive user guidance interface for a heating, ventilation and air conditioning system
US8994539B2 (en) 2008-10-27 2015-03-31 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
JP5229760B2 (ja) * 2013-01-18 2013-07-03 Ｎｅｃインフロンティア株式会社 Ｐｏｓ端末装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086642A (ja) * 1983-10-18 1985-05-16 Fujitsu Ltd メモリ制御情報設定方式
JPH03194637A (ja) * 1989-12-25 1991-08-26 Nec Corp モジュール制御装置
JPH0496840A (ja) * 1990-08-14 1992-03-30 Hitachi Maxell Ltd 半導体ファイルメモリ装置
JPH05327781A (ja) * 1992-05-22 1993-12-10 Seiko Epson Corp データ通信装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213177A (en) * 1978-04-24 1980-07-15 Texas Instruments Incorporated Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
US4286321A (en) * 1979-06-18 1981-08-25 International Business Machines Corporation Common bus communication system in which the width of the address field is greater than the number of lines on the bus
US4597084A (en) * 1981-10-01 1986-06-24 Stratus Computer, Inc. Computer memory apparatus
EP0183273B1 (en) * 1984-11-30 1992-09-23 Nec Corporation Serial interface system flexibly applicable to a one-to-plurality connection
US4945512A (en) * 1988-09-07 1990-07-31 Unisys Corporation High-speed partitioned set associative cache memory
GB8921143D0 (en) * 1989-09-19 1989-11-08 Psion Plc Serial data transmission
DE69031936T2 (de) * 1989-11-17 1998-06-10 Digital Equipment Corp System und Verfahren zur Speicherung von Firmware in einem adressunabhängigen Format
EP0458516B1 (en) * 1990-05-25 1997-11-05 AT&T Corp. Memory access bus arrangement
FR2663137B1 (fr) * 1990-06-12 1994-07-29 Sgs Thomson Microelectronics Dispositif electronique de connexion.
US5357621A (en) * 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
US5237567A (en) * 1990-10-31 1993-08-17 Control Data Systems, Inc. Processor communication bus
US5392443A (en) * 1991-03-19 1995-02-21 Hitachi, Ltd. Vector processor with a memory assigned with skewed addresses adapted for concurrent fetching of a number of vector elements belonging to the same vector data
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
WO1994007200A1 (en) * 1992-09-21 1994-03-31 Unisys Corporation Multiported buffer memory system for disk drive complex
US5404464A (en) * 1993-02-11 1995-04-04 Ast Research, Inc. Bus control system and method that selectively generate an early address strobe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086642A (ja) * 1983-10-18 1985-05-16 Fujitsu Ltd メモリ制御情報設定方式
JPH03194637A (ja) * 1989-12-25 1991-08-26 Nec Corp モジュール制御装置
JPH0496840A (ja) * 1990-08-14 1992-03-30 Hitachi Maxell Ltd 半導体ファイルメモリ装置
JPH05327781A (ja) * 1992-05-22 1993-12-10 Seiko Epson Corp データ通信装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
JP2010511943A (ja) * 2006-12-06 2010-04-15 モサイド・テクノロジーズ・インコーポレーテッド 混合されたタイプのメモリデバイスを動作させるシステムおよび方法
JP2011054204A (ja) * 2006-12-06 2011-03-17 Mosaid Technologies Inc 混合されたタイプのメモリデバイスを動作させるシステムおよび方法
JP2014063523A (ja) * 2006-12-06 2014-04-10 Conversant Intellectual Property Management Inc 混合されたタイプのメモリデバイスを動作させるシステムおよび方法
US8819377B2 (en) 2006-12-06 2014-08-26 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type

Also Published As

Publication number Publication date
EP0660243A1 (en) 1995-06-28
JP3168552B2 (ja) 2001-05-21
US5613157A (en) 1997-03-18

Similar Documents

Publication Publication Date Title
JP3168552B2 (ja) メモリ・アクセス制御システム及びその方法
EP0044949B1 (en) Dynamic peripheral device address assignment method and unit
US4730251A (en) Automatic I/O address assignment
US5995016A (en) Method and apparatus for N choose M device selection
EP0076629B1 (en) Reconfigureable memory system
US4794558A (en) Microprocessor having self-programmed eprom
US5129069A (en) Method and apparatus for automatic memory configuration by a computer
CA1319443C (en) Modular expansion bus configuration
JP3030342B2 (ja) カード
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
EP0121381B1 (en) Memory identification apparatus
US6347367B1 (en) Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
US4234934A (en) Apparatus for scaling memory addresses
US3967251A (en) User variable computer memory module
CN100426277C (zh) 用于控制多个输入/输出设备的方法和系统
EP0266428B1 (en) Method of assigning a board slot number
US4609996A (en) Memory access system for a computer system adapted to accept a memory expansion module
EP0478149B1 (en) Workstation and method of configuring same
JPH0567039A (ja) Ｄｍａチヤネル制御装置
US6240496B1 (en) Architecture and configuring method for a computer expansion board
JPH07182013A (ja) プログラマブルロジックコントローラへ結合した入力／出力モジュールを識別する方法及び装置
EP0375981B1 (en) Method and apparatus for applying electric power to electronic components
KR20090072710A (ko) 네트워크 기반 모션 제어 시스템의 서보 드라이버 유닛식별부호 자동설정 장치 및 서보 드라이버 유닛 식별부호자동설정 방법
US6964045B1 (en) Multiple program storage within a programmable logic controller system
TWI446171B (zh) 用於異質性主記憶體具有可程式化記憶體控制的系統，方法及裝置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees