JP2010109571A

JP2010109571A - ラッチ回路を有する信号処理装置

Info

Publication number: JP2010109571A
Application number: JP2008278358A
Authority: JP
Inventors: Hiroki Suzuki; 弘樹鈴木; Akihiko Futami; 彰彦二見
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2008-10-29
Filing date: 2008-10-29
Publication date: 2010-05-13
Anticipated expiration: 2028-10-29
Also published as: US20100102866A1; US7924077B2; JP5136361B2

Abstract

【課題】ラッチ回路がノイズによって誤動作することがある。
【解決手段】
信号処理装置は、セットパルス発生回路３と、リセットパルス発生回路５と、ラッチ回路４との他に補正セットパルス形成回路３０を有する。補正セット信号形成回路３０は、セットパルスからリセットパルスまでの時間幅にほぼ対応する補正セット信号を形成してラッチ回路４に送る。ラッチ回路４はノイズによってリセットされても補正セット信号によって再びセットされる。
【選択図】図３

Description

本発明は、自動車のイグナイタ装置及びこれに類似の装置に好適なラッチ回路を有する信号処理装置に関する。

例えば特開平１１−８２２６９号（特許文献１）に開示されているような自動車又は内燃機関のイグナイタ装置において何らかの原因で点火コイルに直列に接続された点火スイッチが連続的にオンになることがある。このような異常が発生すると、正常な点火ができなくなるばかりでなく、点火コイル及び点火スイッチに電流が流れ続け、これ等が破損するおそれがある。

この問題を解決するために図１に示すようにイグナイタ回路から成る負荷回路１の異常を検出するための異常検出回路２を設け、図２（B）に示すように異常が検出された時にセットパルス発生回路３から図２（C）に示すようにセットパルスVinを発生させ、ラッチ回路４をセット状態とし、リセットパルス発生回路５から図２（D）のリセットパルスVresetが発生するまで、ラッチ回路４の出力信号Ｖｏｕｔを高レベルに保ち、負荷回路１をオフ状態に制御することが考えられる。

なお、図１において直流電源６は、負荷回路１及び電圧安定化回路７に接続されている。電圧安定化回路７の出力ライン８は負荷回路１、ラッチ回路４等に接続されている。異常検出回路２はライン９及びバッファ回路１５を介してECU（エンジン・コントロール・ユニット）１４に接続されている。リセットパルス発生回路５はライン１０を介して異常検出回路２に接続されている。RSフリップフロップから成るラッチ回路４のセット入力端子SはNOT回路１１を介してセットパルス発生回路３に接続され、リセット入力端子Rはリセットパルス発生回路５に接続され、出力端子Qはライン１２を介して負荷回路１に接続されている。点火信号入力ライン１３が負荷回路１に接続されている。

図１においてECU１４から送出されたECU信号が正常の場合は、異常検出回路２の出力信号Vaは低レベルに保たれ、ラッチ回路４はリセット状態に保たれる。ECU１４から送出されたECU信号に基づいて異常検出回路２の出力信号Ｖａが図２（B）に示すようにｔ1時点で低レベルから異常を示す高レベルに転換すると、セットパルス発生回路３の出力信号Vinが図２（C）のｔ1に示すように高レベルから低レベルに転換し、低レベルのセットパルスが得られる。このセットパルスはNOT回路（反転回路）１１を介してラッチ回路４のセット入力端子Sに供給される。これによりラッチ回路４の出力端子Qから得られる出力信号Voutは図２（E）に示すように低レベルから高レベルに転換する。もし、t３でラッチ回路４のリセット入力のしきい値Vth以上の外来ノイズ又は内部発生ノイズが侵入しなければ、異常状態が解消するｔ4時点までラッチ回路４はセット状態に保たれ、ｔ4時点で発生する図２（D）に示すリセットパルスに応答してリセットされる。しかし、電圧安定化回路７、ライン８、リセットパルス発生回路５、ライン５a等のいずれか一つ又は複数がイグニッション又は外来ノイズの影響を受けると、図２（D）に示すようにリセットパルス発生回路５の出力信号VresetがノイズNで変動し、しきい値Vthを横切り、ｔ3時点で誤ったリセット指令がラッチ回路４に与えられ、ラッチ回路４の出力信号Voutがｔ3で誤って高レベルから低レベルに転換し、負荷回路１の保護が不完全になるおそれがあった。なお、電圧安定化回路７の出力ライン８の電圧Vregがノイズによって所定値以下に低下してラッチ回路４がリセット状態になった時も同様な問題を生じる。また、負荷回路１がイグニッション回路以外の回路の場合においても同様な問題が発生する。
特開平１１−８２２６９号公報

本発明が解決しようとする課題は、ラッチ回路を含む信号処理装置がノイズによって誤動作することである。従って、本発明の目的はノイズによる誤動作を防止することができる信号処理装置を提供することである。

上記課題を解決するための本発明は、
セット入力端子とリセット入力端子と出力端子とを有し且つリセット優先に構成されているラッチ回路と、
前記ラッチ回路をセット状態にするためのセットパルスを発生するセットパルス発生回路と、
前記ラッチ回路のリセット入力端子に接続されたリセットパルス発生回路と、
前記セットパルス発生回路と前記リセットパルス発生回路と前記ラッチ回路の前記セット入力端子とに接続され、前記セットパルス発生回路から発生したセットパルスの前縁時点又はこの遅延時点からリセットパルス発生時点までの時間に連続的にセット指令を与えるための補正セット信号を形成し、該補正セット信号を前記ラッチ回路の前記セット入力端子に供給する補正セット信号形成回路と
を備えた信号処理装置に係わるものである。

なお、請求項２に示すように、更に、前記ラッチ回路のセットを示す出力によって負荷回路をオフ状態にする手段と、前記負荷回路の異常を検出する異常検出回路とを有し、前記セットパルス発生回路は前記異常検出回路の異常を示す出力信号に応答してセットパルスを発生するものであり、前記リセットパルス発生回路は前記異常検出回路から異常を示す出力信号が発生しなくなったことに応答してリセットパルスを発生するものであることことが望ましい。
また、請求項３に示すように、前記補正セット信号形成回路は、一方の入力端子と他方の入力端子と前記ラッチ回路のセット入力端子に接続される出力端子とを有する電圧比較手段と、前記比較手段の一方の入力端子とグランドとの間に接続されたコンデンサと、前記比較手段の他方の入力端子と前記グランドとの間に接続された基準電圧源と、直流電源に接続された第１の定電流化回路と、前記第１の定電流化回路と前記コンデンサとの間に接続された第１の逆流阻止ダイオードと、前記第１の逆流阻止ダイオードを介して前記コンデンサに並列に接続された第１のスイッチと、前記直流電源に接続された第２の定電流化回路と、前記第２の定電流化回路と前記コンデンサとの間に接続された第２の逆流阻止ダイオードと、前記第２の逆流阻止ダイオードを介して前記コンデンサに並列に接続され且つ前記セットパルス発生回路に接続された制御端子を有し且つ前記セットパルスに応答してオフになる特性を有している第２のスイッチと、前記コンデンサに並列に接続された第３の定電流化回路と、前記コンデンサの電圧が前記基準電圧源の基準電圧よりも高いことを示している前記比較手段の出力に応答して前記第１のスイッチをオフに制御し、前記リセットパルスに応答して前記第１のスイッチをオンに制御するスイッチ制御回路とから成ることが望ましい。

本発明に従う補正セット信号形成回路は、セットパルスの前縁時点又はこの遅延時点からリセットパルス発生時点までの時間に連続的にセット指令をラッチ回路に与える。従って、セットパルスとリセットパルスとの間で、リセットパルスと等価に機能する電気的ノイズが乗ったリセット信号がラッチ回路に入力してラッチ回路がリセット状態になる現象、又はノイズに起因してラッチ回路の電源電圧の低下によってラッチ回路がリセット状態になる現象が生じても、ノイズが無くなると補正セット信号形成回路のセット指令に基づいてラッチ回路は再びセットされる。このため、セットパルスからリセットパルスまでの期間にほぼ対応するセット状態（ラッチ状態）の出力をラッチ回路から得ることができる。

次に、図面を参照して本発明の実施形態を説明する。

図３は本発明の実施例１に従う信号処理装置を伴なった自動車のイグナイタ装置を示す。イグナイタ回路（点火回路）から成る負荷回路１は、電源ライン６aとグランドライン（共通導体）６ｂとを介して蓄電池等の直流電源６に接続されている。この負荷回路１は、例えば図４に示すように１次巻線２１とこれに電磁結合された２次巻線２２とから成る昇圧トランス（点火コイル）を有する。１次巻線２１はIGBTから成る点火スイッチ２３を介して電源ライン６aとグランドライン６ｂとの間に接続されている。点火プラグ２５の一端はダイオード２４と２次巻線２２を介して１次巻線２１の上端に接続され、他端は、グランドライン６ｂに接続されている。点火プラグ２５の接続形態は種々変形可能であって、１次巻線２１と点火プラグ２５とで閉回路を形成するように接続することもできる。周知のように点火スイッチ２３のオン・オフによって点火プラグ２５が点火する。

点火スイッチ２３をオン・オフさせるための駆動回路２６は点火スイッチ２３の制御端子に接続されている。制御電源電圧の供給を受ける駆動回路２６の電源端子はライン８を介して図３の電圧安定化回路７に接続されている。駆動回路２６のグランド端子はグランドライン６ｂに接続されている。図３に示す電圧安定化回路７は周知の回路であって、例えば、直流電源ライン６ａに直列に接続されたトランジスタと、このトランジスタのベースとグランドライン６ｂとの間に接続されたツエナーダイオードと、トランジスタのベースとコレクタとの間に接続された抵抗とから成る。
駆動回路２６に接続された入力ライン１３は、点火スイッチ２３をオン・オフする信号を供給するものである。
点火スイッチ２３の異常動作を防止するために駆動回路２６はライン１２を介して図３のラッチ回路４に接続されている。図３のラッチ回路４の出力信号Voutがセット状態を示している時に駆動回路２６は点火スイッチ２３をオフ制御する。この点火スイッチ２３をオフ制御は、例えば点火スイッチ２３の制御端子をグランドライン６ｂに接続することによって達成される。

図３のラッチ回路４はリセット優先のＲＳフリップフロップから成り、セット入力端子Ｓとリセット入力端子Ｒと出力端子Ｑと制御電源端子とグランド端子とを有する。ラッチ回路４のセット入力端子Ｓは本発明に従う補正セット信号形成回路３０に接続されている。ラッチ回路４のリセット入力端子Ｒはライン５ａを介してリセットパルス発生回路５に接続されている。ラッチ回路４の出力端子Ｑはライン１２を介して負荷回路１に含まれている図４の駆動回路２６に接続されている。ラッチ回路４の電源端子はライン８を介して電圧安定化回路７に接続され、グランド端子はグランドライン６ｂで接続されている。

図５にラッチ回路４の１例が示されている。図５のラッチ回路４は、６個のトランジスタ５１、５２、５３、５４、５５、５６と１個の抵抗５７と１つのダイオード５８とから成る。トランジスタ５１のベースがセット入力端子Ｓに接続され、トランジスタ５４のベースがリセット入力端子Ｒに接続され、トランジスタ５４のコレクタに出力端子Ｑが接続されている。ラッチ回路４を構成するＲＳフリップフロップは周知であるのでこの詳しい説明を省略する。なお、ラッチ回路４は、図５の回路に限定されるものでなく、複数の論理ゲート回路を組み合せた周知のＲＳフリップフロップ等に置き換えることができる。

図３に示すようにラッチ回路４を制御するために、異常検出回路２、セットパルス発生回路３、リセットパルス発生回路５、及び補正セット信号形成回路３０が設けられている。
図３の異常検出回路２は、図１と同様にライン９及びバッファ回路１５を介してECU（エンジン・コントロール・ユニット）１４に接続され、ECU信号に基づいて点火異常を検出し、図６（B）に示す信号Ｖａを出力する。なお、この異常検出回路２を、負荷回路１の電圧又は電流の検出（例えば点火スイッチ２３の電圧又は電流の検出）に基づいて負荷異常（点火異常）を検出するように変形することができる。また、ECU１４から負荷回路１に供給するECU信号とは別な異常検出可能な信号をECU１４から得て、これを異常検出回路２に供給することもできる。また、異常検出回路２をECU１４に内蔵させることもできる。

異常検出回路２に接続されたセットパルス発生回路３は、図６（B）の異常検出回路２の出力信号Vaがｔ1時点で低レベルから高レベルに転換したことに応答して図６（C）に示すようにｔ1〜ｔ2の時間幅を有する低レベルのセットパルスを発生する。セットパルス発生回路３の出力信号Vinは、一定時間幅（ｔ1〜ｔ2）の低レベルパルスを発生した後に高レベルに戻る。図６（C）に示すセットパルスはこのままラッチ回路４に供給されないで、補正セット信号形成回路３０で補正される。

リセットパルス発生回路５はライン１０を介して異常検出回路２に接続され、図６（B）の異常検出回路２の出力信号がｔ4時点で高レベルから低レベルに転換したことに応答して図６（E）のｔ4〜ｔ5に示すリセットパルスを発生する。リセットパルス発生回路５の出力信号Vresetはライン５aによってラッチ回路４のリセット入力端子Rに送られる。

本発明に従う補正セット信号形成回路３０は、ライン３１を介してセットパルス発生回路３に接続され、ライン３２及び５aを介してリセットパルス発生回路５に接続され、この出力端子は出力信号Vh の伝送ラインを介してラッチ回路４のセット入力端子Sに接続されている。また、補正セット信号形成回路３０の電源端子はライン８を介して電圧安定化回路７に接続され、グランド端子はグランドライン６ｂに接続されている。この補正セット信号形成回路３０の出力信号Vhは図６（D）に示すようにセットパルス発生時点ｔ1の微小遅延時点ｔ1´からリセットパルス発生時点ｔ4´までの期間においてセット指令を示す高レベルになる。なお、図６では補正セット信号形成回路３０の出力信号Vhがセットパルス発生時点ｔ1から僅かに遅延した時点ｔ1´で高レベルに転換しているが、セットパルス発生時点ｔ1と実質的に同時に高レベルに転換させることもできる。また、補正セット信号形成回路３０の出力信号Vhをｔ４時点と実質的に同時に低レベルに転換させることもできる。この補正セット信号形成回路３０は、図６（C）に示すセットパルスの時間幅t１〜t２をこれよりも長い図６（Ｅ）のｔ1〜ｔ4の時間幅に拡大すると等価な機能を有する。従って、図６（Ｅ）のｔ1´〜ｔ4´期間の高レベル信号を補正セットパルスと呼ぶこともできる。この補正セットパルスの効果は追って説明する。

図５に補正セット信号形成回路３０の１例が詳しく示されている。この補正セット信号形成回路３０は、一方の入力端子と他方の入力端子とラッチ回路４のセット入力端子Sに接続された出力端子とを有する比較手段３３と、比較手段３３の一方の入力端子とグランドライン６ｂとの間に接続されたコンデンサ３６と、比較手段３３の他方の入力端子とグランドライン６ｂとの間に接続された基準電圧源３７と、ライン８を介して電圧安定化回路７に接続された第１の定電流化回路３８と、第１の定電流化回路３８とコンデンサ３６との間に接続された第１の逆流阻止ダイオード４０と、第１の逆流阻止ダイオード４０を介してコンデンサ３６に並列に接続されたnpnトランジスタから成る第１のスイッチ４２と、直流電圧が供給されるライン８に接続された第２の定電流化回路３９と、第２の定電流化回路３９とコンデンサ３６の間に接続された第２の逆流阻止ダイオード４１と、第２の逆流阻止ダイオード４１を介してコンデンサ３６に並列に接続されたnpnトランジスタから成る第２のスイッチ４３と、コンデンサ３６に並列に接続された第３の定電流化回路４４と、コンデンサ３６の電圧が基準電圧源３７の基準電圧Vrよりも高いことを示している比較手段３３の出力に応答して第１のスイッチ４２をオフに制御し、リセットパルスに応答して第１のスイッチ４２をオンに制御するスイッチ制御回路４５とを備えている。
比較手段３３は、周知のヒステリシス特性を有する電圧比較器（コンパレータ）３４とNOT回路３５とから成る。電圧比較器３４の反転入力端子はコンデンサ３６に接続され、非反転入力端子は基準電圧源３７に接続され、出力端子はNOT回路３５を介してラッチ回路４のセット入力端子Sに接続されている。なお、比較器３４の反転入力端子を基準電圧源３７に接続し、非反転入力端子をコンデンサ３６に接続し、NOT回路３５を省くこともできる。
スイッチ制御回路４５は、NOT回路４６とOR（論理和）回路４７とから成る。OR回路４７の一方の入力端子はNOT回路４６を介して比較手段３３の出力端子に接続され、他方の入力端子はライン３２を介してリセット信号入力ライン５aに接続されている。

補正セット信号形成回路３０の第２のスイッチ４３の制御端子（ベース）は図３のセットパルス発生回路３に接続されている。従って、第２のスイッチ４３は図６（C）に示すｔ1〜ｔ2の低レベルのセットパルスに応答してオフになる。この結果、第２の定電流化回路３９と第２の逆流阻止ダイオード４１とを通って流れる第２の電流I2によってコンデンサ３６が充電される。なお、第２の定電流化回路３９の第２の電流I2は第３の定電流化回路４４の第３の電流I3よりも大きく設定されている。従って、セットパルスが発生した時に、コンデンサ３６の放電回路として機能する第３の電流I3が流れるにも拘わらず、コンデンサ４４は第２の電流I2でコンデンサ３６が充電され、この電圧Vcは図６（D）で点線で示すように徐々に高くなる。コンデンサ３６の電圧Vcが図６のｔ1´時点の基準電圧Vrよりも高くなると、比較器３４の出力が低レベルになり、NOT回路３５の出力即ち比較手段３３の出力信号Vhは図６（Ｅ）に示すように高レベルになる。比較手段３３の出力信号Vhが高レベルになるとNOT回路４６及びOR回路４７の出力が低レベルになり、第１のスイッチ４２がオフに転換する。これにより、第１の定電流化回路３８と第１の逆流阻止ダイオード４０とを通って第１の電流I1がコンデンサ３６に供給され、コンデンサ３６の電圧Vcは図６（D）に示すように基準電圧Vrよりも十分に高い値になり、比較手段３３の出力信号Vhが高レベルに維持される。図６のｔ2時点でライン３１の低レベルのセットパルスが終了すると、第２のスイッチ４３がオンになり、第２の電流I2によるコンデンサ３６の電流は終了する。第１の電流I1は第３の電流I3よりも大きく設定されているので、コンデンサ３６の電圧Vcは図６（D）に示すようにｔ２時点からほぼ一定値（Vregに基づいて制限された値）に保たれ、図１のｔ1´〜ｔ4´期間における比較手段３３の出力信号Vhの高レベル状態が確保される。図６（B）に示すようにｔ4時点で異常検出回路２の出力信号Vaが正常を示す低レベルに転換し、図６（Ｆ）に示すようにリセットパルス発生回路５から高レベルのリセットパルスが発生すると、OR回路４７の出力が高レベルになり、第１のスイッチ４２がオンになる。これにより、第１の電流I1のコンデンサ３６への供給が停止し、コンデンサ３６の電荷は第３の定電流化回路４４を介して放電し、比較手段３３の出力信号Vhはリセットパルス発生時点ｔ4よりも少し遅れたｔ4´時点で低レベルになる。比較手段３３の出力信号Vhが低レベルになると、NOT回路４６の出力が高レベルになり、第１のスイッチ４２のオンが保持される。

ラッチ回路４のセット入力端子Sに図６（Ｅ）の補正セット信号形成回路３０の出力信号Vhが供給され、リセット入力端子Rに図６（Ｆ）のリセットパルス形成回路５の出力信号Vresetが供給され、もし、ノイズの妨害を受けないとすれば、ラッチ回路４は図６（Ｇ）に示すようにt１´でセット状態になり、ｔ4時点でリセット状態になる。従って、補正セット信号形成回路３０を付加したにも拘わらず、ラッチ回路４の動作は、図６（C）のｔ1時点のセットパルスと図６（Ｆ）のｔ4時点のリセットパルスに基づいてラッチ回路４を動作させた場合と実質的に同一になる。

リセットパルス発生回路５の出力信号Vresetに外来ノイズ又はイグナイタノイズが重畳して、図６（F）のｔ3時点でラッチ回路４のリセット入力に入り、リセット入力しきい値Vthよりも高くなると、これがリセットパルスと同様に機能し、ラッチ回路４はｔ3〜ｔ3´期間でリセット状態となり、ラッチ回路４の出力電圧は低レベルになる。
また、図示しないが、電圧安定化回路のVregを供給する電源ライン８に外来ノイズ又はイグナイタノイズが重畳して、ラッチ回路電源電圧を正常動作電圧未満に瞬時に下がった場合も、図６（F）のｔ3時点同様にラッチ回路４はリセット状態となり、ラッチ回路４の出力電圧は低レベルになる。
従って、補正セット信号形成回路３０の第１のスイッチ４２はt３〜t３´期間にオンになり、第１の電流I1のコンデンサ３６に対する供給が中断する。しかし、ノイズ発生期間が短い場合には、コンデンサ３６の電圧Vcは基準電圧Vrよりも低くならず、比較手段３３の出力信号Vhは高レベル状態に保たれる。比較手段３３の出力信号Vhの高レベルはラッチ回路４のセット信号であるので、ノイズNによるリセット信号がｔ3´で消滅すると、ラッチ回路４は比較手段３３の出力信号Vhによって再びセットされ、この出力信号Voutはｔ3´時点で再び高レベルに戻る。その後、図６（B）の異常検出回路２の出力信号Vaがｔ4時点で正常を示す低レベルになるとリセットパルス発生回路５から正常なリセットパルスが発生して、ラッチ回路４がリセットされ、この出力信号Voutが低レベルになる。また、補正セット信号形成回路３０のOR回路４７のリセット入力ライン３２に正常なリセットパルスが入力すると、OR回路４７の出力が高レベルとなり、第１のスイッチ４２がオンになってコンデンサ３６の電流I1の充電が停止する。これにより、コンデンサ３６は定電流化回路４４で放電され、t４´時点で基準電圧Vr未満になり、補正セット信号形成回路３０は初期状態に戻る。
なお、ラッチ回路４の出力信号Voutが図６（G）のｔ3〜ｔ3´で低レベルになり、図４の点火スイッチ２３のオフ制御が瞬間的に中断したとしても、点火スイッチ２３を完全にオフさせることが目的であるため、問題は発生しない。

本実施例は次の効果を有する。
（１）補正セット信号形成回路３０は、セットパルスの前縁時点ｔ1又はこの遅延時点ｔ1´からリセットパルス発生時点ｔ4の微小遅延時点ｔ4´までに連続的にセット指令をラッチ回路４に与える。従って、イグナイタノイズ又は外来ノイズなどが電源電圧６aに重畳されてラッチ回路４がリセット状態になったり、ノイズが乗ったリセット信号がラッチ回路４に入力してラッチ回路４がリセット状態になっても、ノイズが無くなるとラッチ回路４は再びセットされる。このため、セットパルスから正常なリセットパルスまでの期間にほぼ対応するセット状態（ラッチ状態）出力をラッチ回路４から得ることができる。この結果、異常検出回路２の出力信号Vaが異常を示している期間にほぼ対応してラッチ回路４をセット状態にすることができ、負荷回路１の保護を良好に達成することができる。
（２）コンデンサ３６の充放電を第１、第２及び第３の定電流化回路３８，３９，４４で行うので、コンデンサ３６の電圧Vcを所望値に良好に設定することができる。

本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）セットパルスを高レベルパルスで与えるように変形することができる。
（２）負荷回路１がイグナイタ回路以外の場合にも本発明を適用することができる。

ラッチ回路を含む従来のイグナイタ装置を示すブロック図である。図１の各部の状態を示す波形図である。本発明に従うイグナイタ装置を示すブロック図である。図３の負荷回路を詳しく示す回路図である。図３の補正セット信号形成回路及びラッチ回路を詳しく示す回路図である。図３の各部の状態を示す波形図である。

符号の説明

３セットパルス発生回路
４ラッチ回路
５リセットパルス発生回路
30 補正セット信号形成回路

Claims

セット入力端子とリセット入力端子と出力端子とを有し且つリセット優先に構成されているラッチ回路と、
前記ラッチ回路をセット状態にするためのセットパルスを発生するセットパルス発生回路と、
前記ラッチ回路のリセット入力端子に接続されたリセットパルス発生回路と、
前記セットパルス発生回路と前記リセットパルス発生回路と前記ラッチ回路の前記セット入力端子とに接続され、前記セットパルス発生回路から発生したセットパルスの前縁時点又はこの遅延時点からリセットパルス発生時点までの時間に連続的にセット指令を与えるための補正セット信号を形成し、該補正セット信号を前記ラッチ回路の前記セット入力端子に供給する補正セット信号形成回路と
を備えた信号処理装置。
更に、前記ラッチ回路のセットを示す出力によって負荷回路をオフ状態にする手段と、前記負荷回路の異常を検出する異常検出回路とを有し、
前記セットパルス発生回路は前記異常検出回路の異常を示す出力信号に応答してセットパルスを発生するものであり、
前記リセットパルス発生回路は前記異常検出回路から異常を示す出力信号が発生しなくなったことに応答してリセットパルスを発生するものであることを特徴とする請求項１記載の信号処理装置。
前記補正セット信号形成回路は、
一方の入力端子と他方の入力端子と前記ラッチ回路のセット入力端子に接続される出力端子とを有する電圧比較手段と、
前記比較手段の一方の入力端子とグランドとの間に接続されたコンデンサと、
前記比較手段の他方の入力端子と前記グランドとの間に接続された基準電圧源と、
直流電源に接続された第１の定電流化回路と、
前記第１の定電流化回路と前記コンデンサとの間に接続された第１の逆流阻止ダイオードと、
前記第１の逆流阻止ダイオードを介して前記コンデンサに並列に接続された第１のスイッチと、
前記直流電源に接続された第２の定電流化回路と、
前記第２の定電流化回路と前記コンデンサとの間に接続された第２の逆流阻止ダイオードと、
前記第２の逆流阻止ダイオードを介して前記コンデンサに並列に接続され且つ前記セットパルス発生回路に接続された制御端子を有し且つ前記セットパルスに応答してオフになる特性を有している第２のスイッチと、
前記コンデンサに並列に接続された第３の定電流化回路と、
前記コンデンサの電圧が前記基準電圧源の基準電圧よりも高いことを示している前記比較手段の出力に応答して前記第１のスイッチをオフに制御し、前記リセットパルスに応答して前記第１のスイッチをオンに制御するスイッチ制御回路と
から成ることを特徴とする請求項１又は２記載の信号処理装置。