JP5136361B2 - ラッチ回路を有する信号処理装置 - Google Patents
ラッチ回路を有する信号処理装置 Download PDFInfo
- Publication number
- JP5136361B2 JP5136361B2 JP2008278358A JP2008278358A JP5136361B2 JP 5136361 B2 JP5136361 B2 JP 5136361B2 JP 2008278358 A JP2008278358 A JP 2008278358A JP 2008278358 A JP2008278358 A JP 2008278358A JP 5136361 B2 JP5136361 B2 JP 5136361B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- reset
- capacitor
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
セット入力端子とリセット入力端子と出力端子とを有し且つリセット優先に構成されているラッチ回路と、
前記ラッチ回路をセット状態にするためのセットパルスを発生するセットパルス発生回路と、
前記ラッチ回路のリセット入力端子に接続されたリセットパルス発生回路と、
前記セットパルス発生回路と前記リセットパルス発生回路と前記ラッチ回路の前記セット入力端子とに接続され、前記セットパルス発生回路から発生したセットパルスの前縁時点又はこの遅延時点からリセットパルス発生時点までの時間に連続的にセット指令を与えるための補正セット信号を形成し、該補正セット信号を前記ラッチ回路の前記セット入力端子に供給する補正セット信号形成回路とを備え、
前記補正セット信号形成回路は、
一方の入力端子と他方の入力端子と前記ラッチ回路のセット入力端子に接続される出力端子とを有する電圧比較手段と、
前記比較手段の一方の入力端子とグランドとの間に接続されたコンデンサと、
前記比較手段の他方の入力端子と前記グランドとの間に接続された基準電圧源と、
直流電源に接続された第1の定電流化回路と、
前記第1の定電流化回路と前記コンデンサとの間に接続された第1の逆流阻止ダイオードと、
前記第1の逆流阻止ダイオードを介して前記コンデンサに並列に接続された第1のスイッチと、
前記直流電源に接続された第2の定電流化回路と、
前記第2の定電流化回路と前記コンデンサとの間に接続された第2の逆流阻止ダイオードと、
前記第2の逆流阻止ダイオードを介して前記コンデンサに並列に接続され且つ前記セットパルス発生回路に接続された制御端子を有し且つ前記セットパルスに応答してオフになる特性を有している第2のスイッチと、
前記コンデンサに並列に接続された第3の定電流化回路と、
前記コンデンサの電圧が前記基準電圧源の基準電圧よりも高いことを示している前記比較手段の出力に応答して前記第1のスイッチをオフに制御し、前記リセットパルスに応答して前記第1のスイッチをオンに制御するスイッチ制御回路とから成ることを特徴とする信号処理装置に係わるものである。
また、コンデンサの充放電を第1、第2及び第3の定電流化回路で行うので、コンデンサの電圧を所望値に良好に設定することができる。
駆動回路26に接続された入力ライン13は、点火スイッチ23をオン・オフする信号を供給するものである。
点火スイッチ23の異常動作を防止するために駆動回路26はライン12を介して図3のラッチ回路4に接続されている。図3のラッチ回路4の出力信号Voutがセット状態を示している時に駆動回路26は点火スイッチ23をオフ制御する。この点火スイッチ23をオフ制御は、例えば点火スイッチ23の制御端子をグランドライン6bに接続することによって達成される。
図3の異常検出回路2は、図1と同様にライン9及びバッファ回路15を介してECU(エンジン・コントロール・ユニット)14に接続され、ECU信号に基づいて点火異常を検出し、図6(B)に示す信号Vaを出力する。なお、この異常検出回路2を、負荷回路1の電圧又は電流の検出(例えば点火スイッチ23の電圧又は電流の検出)に基づいて負荷異常(点火異常)を検出するように変形することができる。また、ECU14から負荷回路1に供給するECU信号とは別な異常検出可能な信号をECU14から得て、これを異常検出回路2に供給することもできる。また、異常検出回路2をECU14に内蔵させることもできる。
比較手段33は、周知のヒステリシス特性を有する電圧比較器(コンパレータ)34とNOT回路35とから成る。電圧比較器34の反転入力端子はコンデンサ36に接続され、非反転入力端子は基準電圧源37に接続され、出力端子はNOT回路35を介してラッチ回路4のセット入力端子Sに接続されている。なお、比較器34の反転入力端子を基準電圧源37に接続し、非反転入力端子をコンデンサ36に接続し、NOT回路35を省くこともできる。
スイッチ制御回路45は、NOT回路46とOR(論理和)回路47とから成る。OR回路47の一方の入力端子はNOT回路46を介して比較手段33の出力端子に接続され、他方の入力端子はライン32を介してリセット信号入力ライン5aに接続されている。
また、図示しないが、電圧安定化回路のVregを供給する電源ライン8に外来ノイズ又はイグナイタノイズが重畳して、ラッチ回路電源電圧を正常動作電圧未満に瞬時に下がった場合も、図6(F)のt3時点同様にラッチ回路4はリセット状態となり、ラッチ回路4の出力電圧は低レベルになる。
従って、補正セット信号形成回路30の第1のスイッチ42はt3〜t3´期間にオンになり、第1の電流I1のコンデンサ36に対する供給が中断する。しかし、ノイズ発生期間が短い場合には、コンデンサ36の電圧Vcは基準電圧Vrよりも低くならず、比較手段33の出力信号Vhは高レベル状態に保たれる。比較手段33の出力信号Vhの高レベルはラッチ回路4のセット信号であるので、ノイズNによるリセット信号がt3´で消滅すると、ラッチ回路4は比較手段33の出力信号Vhによって再びセットされ、この出力信号Voutはt3´時点で再び高レベルに戻る。その後、図6(B)の異常検出回路2の出力信号Vaがt4時点で正常を示す低レベルになるとリセットパルス発生回路5から正常なリセットパルスが発生して、ラッチ回路4がリセットされ、この出力信号Voutが低レベルになる。また、補正セット信号形成回路30のOR回路47のリセット入力ライン32に正常なリセットパルスが入力すると、OR回路47の出力が高レベルとなり、第1のスイッチ42がオンになってコンデンサ36の電流I1の充電が停止する。これにより、コンデンサ36は定電流化回路44で放電され、t4´時点で基準電圧Vr未満になり、補正セット信号形成回路30は初期状態に戻る。
なお、ラッチ回路4の出力信号Voutが図6(G)のt3〜t3´で低レベルになり、図4の点火スイッチ23のオフ制御が瞬間的に中断したとしても、点火スイッチ23を完全にオフさせることが目的であるため、問題は発生しない。
(1) 補正セット信号形成回路30は、セットパルスの前縁時点t1又はこの遅延時点t1´からリセットパルス発生時点t4の微小遅延時点t4´までに連続的にセット指令をラッチ回路4に与える。従って、イグナイタノイズ又は外来ノイズなどが電源電圧6aに重畳されてラッチ回路4がリセット状態になったり、ノイズが乗ったリセット信号がラッチ回路4に入力してラッチ回路4がリセット状態になっても、ノイズが無くなるとラッチ回路4は再びセットされる。このため、セットパルスから正常なリセットパルスまでの期間にほぼ対応するセット状態(ラッチ状態)出力をラッチ回路4から得ることができる。この結果、異常検出回路2の出力信号Vaが異常を示している期間にほぼ対応してラッチ回路4をセット状態にすることができ、負荷回路1の保護を良好に達成することができる。
(2) コンデンサ36の充放電を第1、第2及び第3の定電流化回路38,39,44で行うので、コンデンサ36の電圧Vcを所望値に良好に設定することができる。
(1) セットパルスを高レベルパルスで与えるように変形することができる。
(2) 負荷回路1がイグナイタ回路以外の場合にも本発明を適用することができる。
4 ラッチ回路
5 リセットパルス発生回路
30 補正セット信号形成回路
Claims (2)
- セット入力端子とリセット入力端子と出力端子とを有し且つリセット優先に構成されているラッチ回路と、
前記ラッチ回路をセット状態にするためのセットパルスを発生するセットパルス発生回路と、
前記ラッチ回路のリセット入力端子に接続されたリセットパルス発生回路と、
前記セットパルス発生回路と前記リセットパルス発生回路と前記ラッチ回路の前記セット入力端子とに接続され、前記セットパルス発生回路から発生したセットパルスの前縁時点又はこの遅延時点からリセットパルス発生時点までの時間に連続的にセット指令を与えるための補正セット信号を形成し、該補正セット信号を前記ラッチ回路の前記セット入力端子に供給する補正セット信号形成回路とを備え、
前記補正セット信号形成回路は、
一方の入力端子と他方の入力端子と前記ラッチ回路のセット入力端子に接続される出力端子とを有する電圧比較手段と、
前記比較手段の一方の入力端子とグランドとの間に接続されたコンデンサと、
前記比較手段の他方の入力端子と前記グランドとの間に接続された基準電圧源と、
直流電源に接続された第1の定電流化回路と、
前記第1の定電流化回路と前記コンデンサとの間に接続された第1の逆流阻止ダイオードと、
前記第1の逆流阻止ダイオードを介して前記コンデンサに並列に接続された第1のスイッチと、
前記直流電源に接続された第2の定電流化回路と、
前記第2の定電流化回路と前記コンデンサとの間に接続された第2の逆流阻止ダイオードと、
前記第2の逆流阻止ダイオードを介して前記コンデンサに並列に接続され且つ前記セットパルス発生回路に接続された制御端子を有し且つ前記セットパルスに応答してオフになる特性を有している第2のスイッチと、
前記コンデンサに並列に接続された第3の定電流化回路と、
前記コンデンサの電圧が前記基準電圧源の基準電圧よりも高いことを示している前記比較手段の出力に応答して前記第1のスイッチをオフに制御し、前記リセットパルスに応答して前記第1のスイッチをオンに制御するスイッチ制御回路とから成ることを特徴とする信号処理装置。 - 更に、前記ラッチ回路のセットを示す出力によって負荷回路をオフ状態にする手段と、前記負荷回路の異常を検出する異常検出回路とを有し、
前記セットパルス発生回路は前記異常検出回路の異常を示す出力信号に応答してセットパルスを発生するものであり、
前記リセットパルス発生回路は前記異常検出回路から異常を示す出力信号が発生しなくなったことに応答してリセットパルスを発生するものであることを特徴とする請求項1記載の信号処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278358A JP5136361B2 (ja) | 2008-10-29 | 2008-10-29 | ラッチ回路を有する信号処理装置 |
US12/605,626 US7924077B2 (en) | 2008-10-29 | 2009-10-26 | Signal processing apparatus including latch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278358A JP5136361B2 (ja) | 2008-10-29 | 2008-10-29 | ラッチ回路を有する信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109571A JP2010109571A (ja) | 2010-05-13 |
JP5136361B2 true JP5136361B2 (ja) | 2013-02-06 |
Family
ID=42116874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008278358A Expired - Fee Related JP5136361B2 (ja) | 2008-10-29 | 2008-10-29 | ラッチ回路を有する信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7924077B2 (ja) |
JP (1) | JP5136361B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130135588A (ko) * | 2012-06-01 | 2013-12-11 | 에스케이하이닉스 주식회사 | 파워 트래킹 회로 및 이를 포함하는 반도체 장치 |
US9797608B2 (en) | 2012-11-30 | 2017-10-24 | Mitsubishi Electric Corporation | Air-conditioning apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62127127U (ja) * | 1986-01-31 | 1987-08-12 | ||
US4716322A (en) * | 1986-03-25 | 1987-12-29 | Texas Instruments Incorporated | Power-up control circuit including a comparator, Schmitt trigger, and latch |
JPH0468915A (ja) * | 1990-07-09 | 1992-03-04 | Oki Electric Ind Co Ltd | フリップフロップ回路 |
JPH04207519A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | ラッチ回路 |
US5519346A (en) * | 1994-06-22 | 1996-05-21 | Motorola, Inc. | Selective restart circuit for an electronic device |
JPH0954620A (ja) * | 1995-08-18 | 1997-02-25 | Mitsubishi Electric Corp | 電源監視回路 |
US5818271A (en) * | 1996-04-16 | 1998-10-06 | Exar Corporation | Power-up/interrupt delay timer |
JPH10107592A (ja) * | 1996-10-03 | 1998-04-24 | Fukushima Nippon Denki Kk | 保持装置および保持回路 |
JP3019039B2 (ja) | 1997-09-01 | 2000-03-13 | サンケン電気株式会社 | 内燃機関点火装置 |
JPH11261387A (ja) * | 1998-03-10 | 1999-09-24 | Mitsubishi Electric Corp | 制御信号整形装置 |
JP3581610B2 (ja) * | 1999-10-25 | 2004-10-27 | セイコーインスツルメンツ株式会社 | ラッチ回路 |
-
2008
- 2008-10-29 JP JP2008278358A patent/JP5136361B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-26 US US12/605,626 patent/US7924077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7924077B2 (en) | 2011-04-12 |
JP2010109571A (ja) | 2010-05-13 |
US20100102866A1 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4411535B2 (ja) | 内燃機関用点火装置 | |
US9923365B2 (en) | Short-circuit protection circuit for voltage sampling resistor of primary side converter | |
JP3572292B2 (ja) | スイッチング電源回路 | |
TWI407657B (zh) | 過電流保護電路 | |
JP2009232495A (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
JP2010178438A (ja) | スイッチング電源制御回路 | |
TWI463770B (zh) | 具有緩停止功能的同步直流對直流轉換器 | |
JP6805622B2 (ja) | 半導体装置 | |
JP2019134233A (ja) | 過電流保護機能を備えたドライバ回路 | |
JP5136361B2 (ja) | ラッチ回路を有する信号処理装置 | |
US11128110B2 (en) | Methods and apparatus for an ignition system | |
JP2005291865A (ja) | 電源電圧監視回路 | |
JP4188290B2 (ja) | 内燃機関点火装置 | |
JP2019157818A (ja) | イオン電流検出回路 | |
JP2018113811A (ja) | スイッチング電源装置 | |
JP2006209328A (ja) | 定電圧装置 | |
JP2005210845A (ja) | 電源回路 | |
TWI407656B (zh) | 過電流保護電路及過電流保護方法 | |
JP5031491B2 (ja) | スイッチング電源回路の異常検出回路 | |
JP2008172901A (ja) | 電源装置 | |
JP7052517B2 (ja) | 負荷駆動装置 | |
JP5171979B2 (ja) | 電子制御装置 | |
JP5831392B2 (ja) | 点火装置 | |
JP5358365B2 (ja) | 内燃機関用点火装置 | |
JP2010015348A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |