JPH0954620A - 電源監視回路 - Google Patents
電源監視回路Info
- Publication number
- JPH0954620A JPH0954620A JP7210570A JP21057095A JPH0954620A JP H0954620 A JPH0954620 A JP H0954620A JP 7210570 A JP7210570 A JP 7210570A JP 21057095 A JP21057095 A JP 21057095A JP H0954620 A JPH0954620 A JP H0954620A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- constant
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 従来の電源監視回路においては電源電圧が低
下した時点でその原因に拘わらずリセット信号を出力し
ていたため、電源ノイズの多い環境での動作では常にリ
セット信号が出力されるため、装置の使用上不都合を生
じた。従って、電源側にノイズを除去する手段が必要で
あった。 【解決手段】 本発明の電源監視回路は、電源電圧低下
を検出し、電源低下検出信号を出力する電源低下検出手
段と、電源低下検出信号を一定時間遅延させる遅延回路
と、電源低下のスルーレートを検出し、検出信号を発生
するスルーレート検出手段と、上記遅延された電源低下
検出信号とスルーレート検出信号を入力とするＮＡＮＤ
ゲートと、上記ＮＡＮＤゲートの出力信号と電源低下検
出信号とを入力とするフリップフロップとからなり、所
定のスルーレート値以下での電源低下時または所定時間
以上の電源低下時にリセット信号を出力する。
下した時点でその原因に拘わらずリセット信号を出力し
ていたため、電源ノイズの多い環境での動作では常にリ
セット信号が出力されるため、装置の使用上不都合を生
じた。従って、電源側にノイズを除去する手段が必要で
あった。 【解決手段】 本発明の電源監視回路は、電源電圧低下
を検出し、電源低下検出信号を出力する電源低下検出手
段と、電源低下検出信号を一定時間遅延させる遅延回路
と、電源低下のスルーレートを検出し、検出信号を発生
するスルーレート検出手段と、上記遅延された電源低下
検出信号とスルーレート検出信号を入力とするＮＡＮＤ
ゲートと、上記ＮＡＮＤゲートの出力信号と電源低下検
出信号とを入力とするフリップフロップとからなり、所
定のスルーレート値以下での電源低下時または所定時間
以上の電源低下時にリセット信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリカード等の
ようなデータのバックアップが必要な装置において、電
源の低下を監視する電源監視回路に関するものである。
ようなデータのバックアップが必要な装置において、電
源の低下を監視する電源監視回路に関するものである。
【０００２】
【従来の技術】ＳＲＡＭカード等の揮発メモリデータを
保持する装置では、電源の低下を監視し、一定の電圧以
下に低下したときはメモリや制御ＩＣを非活動化状態に
するためのリセット信号を出力する電源監視回路が必要
である。
保持する装置では、電源の低下を監視し、一定の電圧以
下に低下したときはメモリや制御ＩＣを非活動化状態に
するためのリセット信号を出力する電源監視回路が必要
である。
【０００３】図１４に従来の電源監視回路を示す。電源
電圧Ｖccを抵抗分割して得られる電圧と、基準電圧発生
手段５で得られる基準電圧（一般的に約１．２Ｖ）を比
較器４で比較しその出力をバッファ６で駆動し電源監視
信号としてリセット信号（以下、負論理のリセット信号
として「／ＲＥＳＥＴ信号」で表す）としている。すな
わち、電源電圧があるしきい値より低くなると、／ＲＥ
ＳＥＴ信号が出力される。
電圧Ｖccを抵抗分割して得られる電圧と、基準電圧発生
手段５で得られる基準電圧（一般的に約１．２Ｖ）を比
較器４で比較しその出力をバッファ６で駆動し電源監視
信号としてリセット信号（以下、負論理のリセット信号
として「／ＲＥＳＥＴ信号」で表す）としている。すな
わち、電源電圧があるしきい値より低くなると、／ＲＥ
ＳＥＴ信号が出力される。
【０００４】
【発明が解決しようとする課題】比較器４の要求される
特性としては、遅延がないことである。すなわち、電圧
の低下が起こった時点で瞬時に／ＲＥＳＥＴ信号を出力
しうることが要求される。遅延が大きい場合、／ＲＥＳ
ＥＴ信号が出力された時点ではすでに電源電圧がなくな
っていてバックアップの用をなさない恐れがあるからで
ある。
特性としては、遅延がないことである。すなわち、電圧
の低下が起こった時点で瞬時に／ＲＥＳＥＴ信号を出力
しうることが要求される。遅延が大きい場合、／ＲＥＳ
ＥＴ信号が出力された時点ではすでに電源電圧がなくな
っていてバックアップの用をなさない恐れがあるからで
ある。
【０００５】一方、遅延のない比較器４では、電源１の
電圧Ｖccに重畳したノイズ等による瞬間的な電圧の低下
に対しても、その都度、／ＲＥＳＥＴ信号を出力するの
で、電源ノイズの状態が悪いシステムにおいて該装置を
使用すると常にリセットがかかった状態となり、装置の
使用上著しい不都合を生じる。
電圧Ｖccに重畳したノイズ等による瞬間的な電圧の低下
に対しても、その都度、／ＲＥＳＥＴ信号を出力するの
で、電源ノイズの状態が悪いシステムにおいて該装置を
使用すると常にリセットがかかった状態となり、装置の
使用上著しい不都合を生じる。
【０００６】動作環境等の問題で電源のノイズ状態が悪
いシステムでは、メモリのデータ保持上問題のないよう
な電源ノイズ等による電源電圧の瞬間的な低下に対して
もリセット信号を出力するため、メモリカードへのアク
セスが定常的にできなくなりメモリカードが機能しなく
なる恐れがあった。
いシステムでは、メモリのデータ保持上問題のないよう
な電源ノイズ等による電源電圧の瞬間的な低下に対して
もリセット信号を出力するため、メモリカードへのアク
セスが定常的にできなくなりメモリカードが機能しなく
なる恐れがあった。
【０００７】従って、従来の電源監視回路を有するＳＲ
ＡＭカード等の装置を使用する場合、システム側の電源
にノイズを除去する等の対策が必要であるといった制約
があった。
ＡＭカード等の装置を使用する場合、システム側の電源
にノイズを除去する等の対策が必要であるといった制約
があった。
【０００８】このような不具合を避けるため、電源ノイ
ズのような瞬間的な電圧低下に対してはリセット信号を
出力しないようにした電源監視回路が必要であった。
ズのような瞬間的な電圧低下に対してはリセット信号を
出力しないようにした電源監視回路が必要であった。
【０００９】本発明の目的は、電源監視回路において、
電源電圧低下に対しリセット信号を出力するが、電源ノ
イズのような瞬間的な電圧低下に対してはリセット信号
を出力しない電源監視回路を提供することである。
電源電圧低下に対しリセット信号を出力するが、電源ノ
イズのような瞬間的な電圧低下に対してはリセット信号
を出力しない電源監視回路を提供することである。
【００１０】
【課題を解決するための手段】本発明に係る電源監視回
路は、電源電圧に比例する第１電圧を発生する第１電圧
発生回路と、基準電圧を発生する基準電圧発生回路と、
基準電圧発生回路により発生される基準電圧が第１電圧
発生回路により発生される第１電圧より大きい時に第１
信号を出力する比較回路と、電源電圧の低下のスルーレ
ートがしきい値より大きい時に第２信号を出力するスル
ーレート検出回路と、比較回路が出力する第１信号をリ
セット信号としスルーレート検出回路からの第２信号を
セット信号とするリセット信号出力回路とからなる。
路は、電源電圧に比例する第１電圧を発生する第１電圧
発生回路と、基準電圧を発生する基準電圧発生回路と、
基準電圧発生回路により発生される基準電圧が第１電圧
発生回路により発生される第１電圧より大きい時に第１
信号を出力する比較回路と、電源電圧の低下のスルーレ
ートがしきい値より大きい時に第２信号を出力するスル
ーレート検出回路と、比較回路が出力する第１信号をリ
セット信号としスルーレート検出回路からの第２信号を
セット信号とするリセット信号出力回路とからなる。
【００１１】好ましくは、上記電源監視回路は、上記リ
セット信号出力回路が、上記比較回路からの第１信号を
一定時間遅延させる遅延手段と、上記遅延手段により遅
延された第１信号と、スルーレート検出手段からの第２
信号とをＮＡＮＤ演算するＮＡＮＤゲートとを含み、Ｎ
ＡＮＤゲートの出力信号をセット信号とすることを特徴
とする。上記リセット信号出力回路は、上記セット信号
がＨレベルの時のみ、第１信号を電源監視信号として出
力する。
セット信号出力回路が、上記比較回路からの第１信号を
一定時間遅延させる遅延手段と、上記遅延手段により遅
延された第１信号と、スルーレート検出手段からの第２
信号とをＮＡＮＤ演算するＮＡＮＤゲートとを含み、Ｎ
ＡＮＤゲートの出力信号をセット信号とすることを特徴
とする。上記リセット信号出力回路は、上記セット信号
がＨレベルの時のみ、第１信号を電源監視信号として出
力する。
【００１２】好ましくは、上記電源監視回路は、上記ス
ルーレート検出回路が、所定のスルーレート以上で電源
電圧の変動に応じて同様に電圧変動を受ける第１定電圧
を発生する第１定電圧発生手段と、電源電圧が変動しな
い時の上記第１定電圧より若干小さい第２定電圧を発生
する第２定電圧発生手段と、上記第１定電圧と上記第２
定電圧を比較し、第２定電圧が第１定電圧より大きい時
に信号を出力する比較回路と、上記比較回路からの出力
信号を一時的に保持し、スルーレート検出信号を出力す
る信号ホールド回路とからなる。
ルーレート検出回路が、所定のスルーレート以上で電源
電圧の変動に応じて同様に電圧変動を受ける第１定電圧
を発生する第１定電圧発生手段と、電源電圧が変動しな
い時の上記第１定電圧より若干小さい第２定電圧を発生
する第２定電圧発生手段と、上記第１定電圧と上記第２
定電圧を比較し、第２定電圧が第１定電圧より大きい時
に信号を出力する比較回路と、上記比較回路からの出力
信号を一時的に保持し、スルーレート検出信号を出力す
る信号ホールド回路とからなる。
【００１３】好ましくは、上記電源監視回路は、上記ス
ルーレート検出回路の上記第１定電圧発生手段が、第１
定電圧出力端に供給するための第１定電流を発生する第
１定電流発生手段と、第１定電流より小さい値の第２定
電流を第１定電圧出力端から掃引する第２電流発生手段
と、第１定電流と第２定電流との差分電流を第１定電圧
出力端からバイパスするバイパス手段と、抵抗およびダ
イオードからなる電圧降下手段と、第１定電圧出力端と
電源との間に接続されるコンデンサとを有することを特
徴とする。上記コンデンサは、電源のＡＣ成分を第１定
電圧出力端に重畳させる。
ルーレート検出回路の上記第１定電圧発生手段が、第１
定電圧出力端に供給するための第１定電流を発生する第
１定電流発生手段と、第１定電流より小さい値の第２定
電流を第１定電圧出力端から掃引する第２電流発生手段
と、第１定電流と第２定電流との差分電流を第１定電圧
出力端からバイパスするバイパス手段と、抵抗およびダ
イオードからなる電圧降下手段と、第１定電圧出力端と
電源との間に接続されるコンデンサとを有することを特
徴とする。上記コンデンサは、電源のＡＣ成分を第１定
電圧出力端に重畳させる。
【００１４】好ましくは、上記電源監視回路は、上記ス
ルーレート検出回路の上記第２定電圧発生手段が、第２
定電圧出力端に供給するための第３定電流を発生する第
３定電流発生手段と、第３定電流より小さい値の第４定
電流を第２定電圧出力端から掃引する第４定電流発生手
段と、第３定電流と第４定電流との差分電流を第２定電
圧出力端からバイパスするバイパス手段と、ダイオード
からなる電圧降下手段と、第２定電圧出力端とグランド
の間に接続されるコンデンサとを有することを特徴とす
る。上記コンデンサは、第２定電圧出力端と電源をＡＣ
的に絶縁する。
ルーレート検出回路の上記第２定電圧発生手段が、第２
定電圧出力端に供給するための第３定電流を発生する第
３定電流発生手段と、第３定電流より小さい値の第４定
電流を第２定電圧出力端から掃引する第４定電流発生手
段と、第３定電流と第４定電流との差分電流を第２定電
圧出力端からバイパスするバイパス手段と、ダイオード
からなる電圧降下手段と、第２定電圧出力端とグランド
の間に接続されるコンデンサとを有することを特徴とす
る。上記コンデンサは、第２定電圧出力端と電源をＡＣ
的に絶縁する。
【００１５】好ましくは、上記電源監視回路は、上記ス
ルーレート検出回路が、第１定電圧出力端に供給するた
めの第１定電流を発生する第１電流発生手段と、第１定
電流より小さい値の第２定電流を第１定電圧出力端から
掃引する第２電流発生手段と、第１定電流と第２定電流
との差分電流を第１定電圧出力端からバイパスするバイ
パス手段と、抵抗およびダイオードからなる電圧降下手
段と、上記電圧降下手段の上記抵抗の電源側端からの第
１定電圧と上記抵抗の接地側端からの第２定電圧を比較
し、第２定電圧が第１定電圧より大きい時に信号を出力
する比較器と、上記比較器からの信号を一時的に保持
し、スルーレート検出信号を出力する信号ホールド回路
と、第１定電圧出力端と電源との間に接続される第１コ
ンデンサと、第２定電圧出力端とグランドとの間に接続
される第２コンデンサとを有することを特徴とする。上
記第１コンデンサは、電源のＡＣ成分を第１定電圧出力
端に重畳させ、また上記第２コンデンサは、第２定電圧
出力端と電源をＡＣ的に絶縁する。
ルーレート検出回路が、第１定電圧出力端に供給するた
めの第１定電流を発生する第１電流発生手段と、第１定
電流より小さい値の第２定電流を第１定電圧出力端から
掃引する第２電流発生手段と、第１定電流と第２定電流
との差分電流を第１定電圧出力端からバイパスするバイ
パス手段と、抵抗およびダイオードからなる電圧降下手
段と、上記電圧降下手段の上記抵抗の電源側端からの第
１定電圧と上記抵抗の接地側端からの第２定電圧を比較
し、第２定電圧が第１定電圧より大きい時に信号を出力
する比較器と、上記比較器からの信号を一時的に保持
し、スルーレート検出信号を出力する信号ホールド回路
と、第１定電圧出力端と電源との間に接続される第１コ
ンデンサと、第２定電圧出力端とグランドとの間に接続
される第２コンデンサとを有することを特徴とする。上
記第１コンデンサは、電源のＡＣ成分を第１定電圧出力
端に重畳させ、また上記第２コンデンサは、第２定電圧
出力端と電源をＡＣ的に絶縁する。
【００１６】
【発明の実施の形態】以下に、図面を用いて、本発明の
電源監視回路の実施の形態の詳細な説明を行う。
電源監視回路の実施の形態の詳細な説明を行う。
【００１７】図１は電源監視回路を示す。図１におい
て、電源１からの電源電圧Ｖccは、抵抗２および３によ
り分圧され、第１電圧が供給される。比較器４は第１電
圧と基準電圧発生回路５により供給される基準電圧とを
入力し、その出力はバッファ６に接続される。バッファ
６からの出力は、フリップフロップ回路１０の１つの入
力と遅延回路７に接続され、遅延回路７の出力はＮＡＮ
Ｄゲート９の入力の１つに接続される。ＮＡＮＤゲート
９のもう一方の入力は、電源１の電圧低下のスルーレー
トを検出し、スルーレート検出信号を出力するスルーレ
ート検出回路８に接続され、このスルーレート検出信号
と遅延回路７からの出力がＮＡＮＤ演算される。ＮＡＮ
Ｄゲート９の出力はフリップフロップ回路１０のもう一
方の入力に接続される。フリップフロップ回路１０は、
上記バッファ６と上記ＮＡＮＤゲート９からの出力が入
力に接続され、出力がインバータ１１に接続される。イ
ンバータ１１は／ＲＥＳＥＴ信号を出力する。
て、電源１からの電源電圧Ｖccは、抵抗２および３によ
り分圧され、第１電圧が供給される。比較器４は第１電
圧と基準電圧発生回路５により供給される基準電圧とを
入力し、その出力はバッファ６に接続される。バッファ
６からの出力は、フリップフロップ回路１０の１つの入
力と遅延回路７に接続され、遅延回路７の出力はＮＡＮ
Ｄゲート９の入力の１つに接続される。ＮＡＮＤゲート
９のもう一方の入力は、電源１の電圧低下のスルーレー
トを検出し、スルーレート検出信号を出力するスルーレ
ート検出回路８に接続され、このスルーレート検出信号
と遅延回路７からの出力がＮＡＮＤ演算される。ＮＡＮ
Ｄゲート９の出力はフリップフロップ回路１０のもう一
方の入力に接続される。フリップフロップ回路１０は、
上記バッファ６と上記ＮＡＮＤゲート９からの出力が入
力に接続され、出力がインバータ１１に接続される。イ
ンバータ１１は／ＲＥＳＥＴ信号を出力する。
【００１８】図１に示す電源監視回路の全体の動作を説
明する前に、電源電圧低下が瞬間的な電源ノイズによる
ものか電源遮断によるものかを電源電圧低下のスルーレ
ートにより検出するスルーレート検出回路８について説
明する。図２は、電源電圧低下のスルーレートを検出
し、スルーレート検出信号を出力するスルーレート検出
回路８を示す。図２において、スルーレート検出回路８
は、第１定電圧発生回路１８と、第１定電圧よりも若干
小さい電圧を出力する第２定電圧発生回路１９と、上記
電圧発生回路からの出力電圧を比較し比較結果を出力す
る比較器２０と、比較器２０からの出力信号を一定時間
保持し、出力する信号ホールド回路２６とからなる。
明する前に、電源電圧低下が瞬間的な電源ノイズによる
ものか電源遮断によるものかを電源電圧低下のスルーレ
ートにより検出するスルーレート検出回路８について説
明する。図２は、電源電圧低下のスルーレートを検出
し、スルーレート検出信号を出力するスルーレート検出
回路８を示す。図２において、スルーレート検出回路８
は、第１定電圧発生回路１８と、第１定電圧よりも若干
小さい電圧を出力する第２定電圧発生回路１９と、上記
電圧発生回路からの出力電圧を比較し比較結果を出力す
る比較器２０と、比較器２０からの出力信号を一定時間
保持し、出力する信号ホールド回路２６とからなる。
【００１９】第１定電圧発生回路１８において、電源１
とグランドとの間に定電流源１２、抵抗１３、ダイオー
ド１４、定電流シンク１５が直列に接続され、定電流シ
ンク１５の１つの端は接地される。定電流源１２と抵抗
１３の間の第１定電圧出力端が電圧比較器２０に入力さ
れ、該第１定電圧出力端はまたコンデンサ１７を介し電
源１に接続され、一方ではトランジスタ１６を介し接地
される。該トランジスタ１６のベースは上記ダイオード
１４と上記定電流シンク１５の間に接続される。比較器
２０のもう１つの入力には第２定電圧発生回路１９が接
続されており、その出力は信号ホールド回路２６に接続
される。比較器２０は、電源ラインをコンデンサ１７に
よりＡＣ結合した第１定電圧と電源ラインとＡＣ絶縁し
た第２定電圧とを比較してノイズを検出する。
とグランドとの間に定電流源１２、抵抗１３、ダイオー
ド１４、定電流シンク１５が直列に接続され、定電流シ
ンク１５の１つの端は接地される。定電流源１２と抵抗
１３の間の第１定電圧出力端が電圧比較器２０に入力さ
れ、該第１定電圧出力端はまたコンデンサ１７を介し電
源１に接続され、一方ではトランジスタ１６を介し接地
される。該トランジスタ１６のベースは上記ダイオード
１４と上記定電流シンク１５の間に接続される。比較器
２０のもう１つの入力には第２定電圧発生回路１９が接
続されており、その出力は信号ホールド回路２６に接続
される。比較器２０は、電源ラインをコンデンサ１７に
よりＡＣ結合した第１定電圧と電源ラインとＡＣ絶縁し
た第２定電圧とを比較してノイズを検出する。
【００２０】また信号ホールド回路２６において、電源
１とグランドの間に定電流源２５と、ＭＯＳＦＥＴ２
１、２２からなるインバータ回路とが直列に接続され
る。該インバータ回路の入力は、比較器２０の出力に接
続され、該インバータ回路の出力はインバータ２４に接
続される。また２つのＭＯＳＦＥＴ２１、２２からなる
インバータ回路の出力とインバータ２４の間でコンデン
サ２３を介して接地される。
１とグランドの間に定電流源２５と、ＭＯＳＦＥＴ２
１、２２からなるインバータ回路とが直列に接続され
る。該インバータ回路の入力は、比較器２０の出力に接
続され、該インバータ回路の出力はインバータ２４に接
続される。また２つのＭＯＳＦＥＴ２１、２２からなる
インバータ回路の出力とインバータ２４の間でコンデン
サ２３を介して接地される。
【００２１】図２に示す第１定電圧発生回路１８におい
て、定電流源１２と定電流シンク１５の差電流によりコ
ンデンサ１７を充電するようにしたため、ＤＣ定電圧に
安定するまでの時間を定量的に調整できる。定電流源１
２により電流Ｉ1が供給され、定電流シンク１５によ
り、Ｉ1＞Ｉ2となる電流Ｉ2が掃引されている。電圧安
定時には、Ｉ1−Ｉ2の差電流がトランジスタ１６を介し
てバイパスされている。今、電源１の電圧が、△Ｖcc／
△ｔのスルーレートで低下したとすると、コンデンサ１
７により第１定電圧も△Ｖcc／△ｔで低下する。このと
き、低下した第１定電圧をＤＣ安定値に戻すように、Ｉ
1−Ｉ2の電流がコンデンサ１７に充電される。すなわ
ち、第１定電圧は、電圧を低下しながらも、コンデンサ
１７の充電によりＤＣ安定値へ回復しようとする。この
とき、コンデンサ１７によるＤＣ安定値への回復能力
が、スルーレート△Ｖcc／△ｔよりも大きい時は、第１
定電圧は、図４において（ｂ）で示されているようにな
り、第２定電圧との間の大小関係は変化しない（すなわ
ち、第１定電圧＞第２定電圧）。しかし、スルーレート
△Ｖcc／△ｔが回復能力よりも大きい時は、図３におい
て（ｂ）で示されているように第１定電圧と第２定電圧
の大小関係が逆転する。これにより、スルーレートがあ
るしきい値より大きいか小さいかを検出することができ
る。
て、定電流源１２と定電流シンク１５の差電流によりコ
ンデンサ１７を充電するようにしたため、ＤＣ定電圧に
安定するまでの時間を定量的に調整できる。定電流源１
２により電流Ｉ1が供給され、定電流シンク１５によ
り、Ｉ1＞Ｉ2となる電流Ｉ2が掃引されている。電圧安
定時には、Ｉ1−Ｉ2の差電流がトランジスタ１６を介し
てバイパスされている。今、電源１の電圧が、△Ｖcc／
△ｔのスルーレートで低下したとすると、コンデンサ１
７により第１定電圧も△Ｖcc／△ｔで低下する。このと
き、低下した第１定電圧をＤＣ安定値に戻すように、Ｉ
1−Ｉ2の電流がコンデンサ１７に充電される。すなわ
ち、第１定電圧は、電圧を低下しながらも、コンデンサ
１７の充電によりＤＣ安定値へ回復しようとする。この
とき、コンデンサ１７によるＤＣ安定値への回復能力
が、スルーレート△Ｖcc／△ｔよりも大きい時は、第１
定電圧は、図４において（ｂ）で示されているようにな
り、第２定電圧との間の大小関係は変化しない（すなわ
ち、第１定電圧＞第２定電圧）。しかし、スルーレート
△Ｖcc／△ｔが回復能力よりも大きい時は、図３におい
て（ｂ）で示されているように第１定電圧と第２定電圧
の大小関係が逆転する。これにより、スルーレートがあ
るしきい値より大きいか小さいかを検出することができ
る。
【００２２】この回路で検出されるスルーレートのしき
い値は、次式「数１」で表される。
い値は、次式「数１」で表される。
【数１】△Ｖcc／△ｔ＝（Ｉ1−Ｉ2）／Ｃ ここで、Ｃはコンデンサ１７の容量値 すなわち、電流Ｉ1、Ｉ2、Ｃを適切に設定すれば任意の
スルーレートのしきい値を設定できる。
スルーレートのしきい値を設定できる。
【００２３】次に図１に示す電源監視回路の全体の動作
を第３図と第４図を参照して説明する。この電源監視回
路は、遅延回路７とフリップフロップ回路１０からなる
ノイズキャンセル回路に、スルーレート検出回路８を組
み合わせてスルーレートに応じて、ノイズキャンセル回
路の有効／無効を切り換えるものである。
を第３図と第４図を参照して説明する。この電源監視回
路は、遅延回路７とフリップフロップ回路１０からなる
ノイズキャンセル回路に、スルーレート検出回路８を組
み合わせてスルーレートに応じて、ノイズキャンセル回
路の有効／無効を切り換えるものである。
【００２４】以下で電源監視についてさらに詳しく説明
する。図３は、電源ノイズ発生時に見られる、電圧の急
激な低下時のスルーレートを検出する時の動作を示す。
図３において、（ａ）は、回路の動作を停止させない範
囲での電源電圧の急激な低下を表す。（ｂ）は、電源電
圧低下に伴う、第１定電圧の変化の様子を第２定電圧と
ともに表す。（ｃ）は、図２のｘでの信号の変化を表し
たものである。（ｄ）は、図２のｙでの信号の変化を表
したものである。（ｅ）は、図２のｚでの出力信号、す
なわちスルーレート検出信号を表したものである。
（ａ）において、電源電圧Ｖccが急激に低下した時、
（ｂ）に示されているように第１定電圧と第２定電圧の
大小関係が一時的に逆転する。この時、比較器２０から
（ｃ）で示される瞬間的な検出信号が出力される。信号
ホールド回路２６は、上記瞬間的な検出信号を一定時間
保持するためのものであり、該信号ホールド回路２６に
上記瞬間的な検出信号が入力されると、ＭＯＳＦＥＴ２
１、２２で構成されるインバータ回路がオンし、定電流
源２５によりコンデンサ２３が充電される。この時、ｙ
での信号波形は（ｄ）のように変化し、またｚでのイン
バータ２４から出力されるスルーレート検出信号は
（ｅ）のように変化し、上記検出信号はコンデンサ２３
を充電するのに要する時間保持されることになる。
する。図３は、電源ノイズ発生時に見られる、電圧の急
激な低下時のスルーレートを検出する時の動作を示す。
図３において、（ａ）は、回路の動作を停止させない範
囲での電源電圧の急激な低下を表す。（ｂ）は、電源電
圧低下に伴う、第１定電圧の変化の様子を第２定電圧と
ともに表す。（ｃ）は、図２のｘでの信号の変化を表し
たものである。（ｄ）は、図２のｙでの信号の変化を表
したものである。（ｅ）は、図２のｚでの出力信号、す
なわちスルーレート検出信号を表したものである。
（ａ）において、電源電圧Ｖccが急激に低下した時、
（ｂ）に示されているように第１定電圧と第２定電圧の
大小関係が一時的に逆転する。この時、比較器２０から
（ｃ）で示される瞬間的な検出信号が出力される。信号
ホールド回路２６は、上記瞬間的な検出信号を一定時間
保持するためのものであり、該信号ホールド回路２６に
上記瞬間的な検出信号が入力されると、ＭＯＳＦＥＴ２
１、２２で構成されるインバータ回路がオンし、定電流
源２５によりコンデンサ２３が充電される。この時、ｙ
での信号波形は（ｄ）のように変化し、またｚでのイン
バータ２４から出力されるスルーレート検出信号は
（ｅ）のように変化し、上記検出信号はコンデンサ２３
を充電するのに要する時間保持されることになる。
【００２５】ここで、上記スルーレート検出信号のパル
ス幅は、定電流源２５の電流値と容量２３の容量値とイ
ンバータ２４のしきい値とにより制御できる。
ス幅は、定電流源２５の電流値と容量２３の容量値とイ
ンバータ２４のしきい値とにより制御できる。
【００２６】図４は、電源遮断時に見られる、電源電圧
Ｖccが比較的緩やかに低下した時のスルーレート検出回
路の動作を示す。図４において（ａ）は、回路の動作を
停止させない範囲での電源電圧Ｖccの緩やかな低下を表
す。（ｂ）は、電源電圧低下に伴う、第１定電圧の変化
の様子を第２定電圧とともに表す。（ｃ）は、図２のｘ
での信号の変化を表す。（ｄ）は、図２のｙでの信号の
変化を表す。（ｅ）は、図２のｚでの出力信号の様子を
表す。
Ｖccが比較的緩やかに低下した時のスルーレート検出回
路の動作を示す。図４において（ａ）は、回路の動作を
停止させない範囲での電源電圧Ｖccの緩やかな低下を表
す。（ｂ）は、電源電圧低下に伴う、第１定電圧の変化
の様子を第２定電圧とともに表す。（ｃ）は、図２のｘ
での信号の変化を表す。（ｄ）は、図２のｙでの信号の
変化を表す。（ｅ）は、図２のｚでの出力信号の様子を
表す。
【００２７】（ａ）において、Ｖccが緩やかに低下した
時は、前述したように、コンデンサ１７によるＤＣ安定
値への回復能力が、スルーレート△Ｖcc／△ｔよりも大
きくなり、（ｂ）に示されるように第１定電圧と第２定
電圧との間の大小関係は変化しないため、（ｃ）に示さ
れるように電圧比較器２０からは検出信号は出力されな
い。結果として、この時、スルーレート検出回路８から
は、スルーレート検出信号は出力されない。
時は、前述したように、コンデンサ１７によるＤＣ安定
値への回復能力が、スルーレート△Ｖcc／△ｔよりも大
きくなり、（ｂ）に示されるように第１定電圧と第２定
電圧との間の大小関係は変化しないため、（ｃ）に示さ
れるように電圧比較器２０からは検出信号は出力されな
い。結果として、この時、スルーレート検出回路８から
は、スルーレート検出信号は出力されない。
【００２８】以上のように、スルーレート検出回路８に
おいて、急激な電圧低下時においては、スルーレート検
出信号が出力され、緩やかな低下時においては、スルー
レート検出信号は出力されない。
おいて、急激な電圧低下時においては、スルーレート検
出信号が出力され、緩やかな低下時においては、スルー
レート検出信号は出力されない。
【００２９】次に、図５から図７のタイムチャートを用
いて、電源電圧低下時の電源監視回路の動作について、
以下の３つの場合に分けて説明する。 （１）瞬間的なノイズによる電圧低下時に／ＲＥＳＥＴ
信号を出力しない場合（ノイズキャンセルされる場合） （２）比較的長い時間のノイズによる電圧低下時に／Ｒ
ＥＳＥＴ信号を出力する場合 （３）電源遮断による電圧低下時に／ＲＥＳＥＴ信号を
出力する場合
いて、電源電圧低下時の電源監視回路の動作について、
以下の３つの場合に分けて説明する。 （１）瞬間的なノイズによる電圧低下時に／ＲＥＳＥＴ
信号を出力しない場合（ノイズキャンセルされる場合） （２）比較的長い時間のノイズによる電圧低下時に／Ｒ
ＥＳＥＴ信号を出力する場合 （３）電源遮断による電圧低下時に／ＲＥＳＥＴ信号を
出力する場合
【００３０】ここで、図５、図６、図７のタイムチャー
トにおいて、（ａ）は、電源電圧Ｖcc変化を示す。
（ｂ）は、図１のｂでの電源電圧Ｖccの低下に伴う電源
低下検出信号の変化を示す。（ｃ）は、図１のｃでの遅
延回路７により遅延された電源低下検出信号の変化を示
す。（ｄ）は、図１のｄでのＮＡＮＤゲート９の出力を
示す。（ｅ）は、図１のｅでの／ＲＥＳＥＴ信号の出力
を示す。（ｆ）は、図１のｆでのスルーレート検出回路
８の出力を示す。
トにおいて、（ａ）は、電源電圧Ｖcc変化を示す。
（ｂ）は、図１のｂでの電源電圧Ｖccの低下に伴う電源
低下検出信号の変化を示す。（ｃ）は、図１のｃでの遅
延回路７により遅延された電源低下検出信号の変化を示
す。（ｄ）は、図１のｄでのＮＡＮＤゲート９の出力を
示す。（ｅ）は、図１のｅでの／ＲＥＳＥＴ信号の出力
を示す。（ｆ）は、図１のｆでのスルーレート検出回路
８の出力を示す。
【００３１】（１）瞬間的なノイズによる電圧低下時に
／ＲＥＳＥＴ信号を出力しない場合 図５は、図１の回路において、瞬間的な電源ノイズが発
生した時に／ＲＥＳＥＴ信号を出力しない時（ノイズキ
ャンセル時）の、各部の信号のタイムチャートを示す。
この時、ノイズのパルス幅は遅延時間以下となる。瞬間
的な電源ノイズにより瞬間的に電源電圧Ｖccが低下する
と（（ａ）参照）、比較器４はバッファ６を介して電源
低下検出信号を出力する（（ｂ）参照）。遅延回路７に
より、遅延された電源低下検出信号が出力される
（（ｃ）参照）。図５において（（ａ）参照）で示され
るように電源電圧Ｖccの低下が急激であるから、スルー
レート検出回路８はスルーレート検出信号（（ｆ）参
照）を出力する。ＮＡＮＤゲート９で遅延された電源低
下検出信号（ｃ）とスルーレート検出信号（（ｆ）参
照）はＮＡＮＤ演算される（（ｄ）参照）。フリップフ
ロップ回路１０で、電源低下検出信号（（ｂ）参照）と
ＮＡＮＤゲート出力信号（（ｄ）参照）がラッチ演算さ
れることにより、インバータ１１からは、Ｌレベルが出
力されるので結果として、ノイズはキャンセルされ、／
ＲＥＳＥＴ信号は出力されない（（ｅ）参照）。
／ＲＥＳＥＴ信号を出力しない場合 図５は、図１の回路において、瞬間的な電源ノイズが発
生した時に／ＲＥＳＥＴ信号を出力しない時（ノイズキ
ャンセル時）の、各部の信号のタイムチャートを示す。
この時、ノイズのパルス幅は遅延時間以下となる。瞬間
的な電源ノイズにより瞬間的に電源電圧Ｖccが低下する
と（（ａ）参照）、比較器４はバッファ６を介して電源
低下検出信号を出力する（（ｂ）参照）。遅延回路７に
より、遅延された電源低下検出信号が出力される
（（ｃ）参照）。図５において（（ａ）参照）で示され
るように電源電圧Ｖccの低下が急激であるから、スルー
レート検出回路８はスルーレート検出信号（（ｆ）参
照）を出力する。ＮＡＮＤゲート９で遅延された電源低
下検出信号（ｃ）とスルーレート検出信号（（ｆ）参
照）はＮＡＮＤ演算される（（ｄ）参照）。フリップフ
ロップ回路１０で、電源低下検出信号（（ｂ）参照）と
ＮＡＮＤゲート出力信号（（ｄ）参照）がラッチ演算さ
れることにより、インバータ１１からは、Ｌレベルが出
力されるので結果として、ノイズはキャンセルされ、／
ＲＥＳＥＴ信号は出力されない（（ｅ）参照）。
【００３２】（２）比較的長い時間のノイズによる電圧
低下により／ＲＥＳＥＴ信号を出力する場合 図６は、図１の回路において、電圧低下の原因として電
源ノイズを検出したが、ノイズ幅が大きいので障害とみ
なし、／ＲＥＳＥＴ信号を出力する時の、各部の信号の
タイムチャートを示す。この時、ノイズのパルス幅は遅
延時間よりも大きくなる。電源ノイズにより、電源電圧
Ｖccが低下すると（（ａ）参照）、同時に比較器４はバ
ッファ６を介して電源低下信号を出力する（（ｂ）参
照）。遅延回路７により、電源低下検出信号は遅延さ
れ、出力される（（ｃ）参照）。（ａ）に示されるよう
に電圧低下信号Ｖccの低下が急激であるから、スルーレ
ート検出回路８はスルーレート検出信号を出力する
（（ｄ）参照）。ＮＡＮＤゲート９で遅延された電源低
下検出信号（（ｃ）参照）とスルーレート検出信号
（（ｆ）参照）はＮＡＮＤ演算され、出力される
（（ｄ）参照）。フリップフロップ回路１０で、電源低
下検出信号（（ｂ）参照）とＮＡＮＤゲート出力
（（ｄ）参照）がラッチ演算され、図６において（ｅ）
で示されるように／ＲＥＳＥＴ信号が出力される。
低下により／ＲＥＳＥＴ信号を出力する場合 図６は、図１の回路において、電圧低下の原因として電
源ノイズを検出したが、ノイズ幅が大きいので障害とみ
なし、／ＲＥＳＥＴ信号を出力する時の、各部の信号の
タイムチャートを示す。この時、ノイズのパルス幅は遅
延時間よりも大きくなる。電源ノイズにより、電源電圧
Ｖccが低下すると（（ａ）参照）、同時に比較器４はバ
ッファ６を介して電源低下信号を出力する（（ｂ）参
照）。遅延回路７により、電源低下検出信号は遅延さ
れ、出力される（（ｃ）参照）。（ａ）に示されるよう
に電圧低下信号Ｖccの低下が急激であるから、スルーレ
ート検出回路８はスルーレート検出信号を出力する
（（ｄ）参照）。ＮＡＮＤゲート９で遅延された電源低
下検出信号（（ｃ）参照）とスルーレート検出信号
（（ｆ）参照）はＮＡＮＤ演算され、出力される
（（ｄ）参照）。フリップフロップ回路１０で、電源低
下検出信号（（ｂ）参照）とＮＡＮＤゲート出力
（（ｄ）参照）がラッチ演算され、図６において（ｅ）
で示されるように／ＲＥＳＥＴ信号が出力される。
【００３３】このように、ノイズによる電圧低下時（電
源低下のスルーレートが大きい時）においても、／ＲＥ
ＳＥＴ信号を出力するよう設定できる。これは、遅延回
路７の遅延時間をキャンセルしたいノイズのパルス幅の
最大値に設定することにより可能となる。例えば、１μ
ｓｅｃ以下のパルス幅を持つノイズについてはキャンセ
ルし、１μｓｅｃより大きいノイズについては／ＲＥＳ
ＥＴ信号を出力したい時は、遅延時間を１μｓｅｃに設
定することにより、１μｓｅｃより小さいノイズについ
ては／ＲＥＳＥＴ信号は出力されないが、１μｓｅｃ以
上のノイズについては／ＲＥＳＥＴ信号が出力される。
すなわち、遅延回路７の遅延時間がノイズキャンセルの
しきい値となる。
源低下のスルーレートが大きい時）においても、／ＲＥ
ＳＥＴ信号を出力するよう設定できる。これは、遅延回
路７の遅延時間をキャンセルしたいノイズのパルス幅の
最大値に設定することにより可能となる。例えば、１μ
ｓｅｃ以下のパルス幅を持つノイズについてはキャンセ
ルし、１μｓｅｃより大きいノイズについては／ＲＥＳ
ＥＴ信号を出力したい時は、遅延時間を１μｓｅｃに設
定することにより、１μｓｅｃより小さいノイズについ
ては／ＲＥＳＥＴ信号は出力されないが、１μｓｅｃ以
上のノイズについては／ＲＥＳＥＴ信号が出力される。
すなわち、遅延回路７の遅延時間がノイズキャンセルの
しきい値となる。
【００３４】また、この時、キャンセルされるノイズの
パルス幅（ｔn）、遅延回路７の遅延時間（ｔd）、スル
ーレート検出信号のパルス幅（ｔs）の間には、「数
２」の関係が成り立つように、ｔd、ｔsが設定される。
パルス幅（ｔn）、遅延回路７の遅延時間（ｔd）、スル
ーレート検出信号のパルス幅（ｔs）の間には、「数
２」の関係が成り立つように、ｔd、ｔsが設定される。
【数２】ｔn≦ｔd＜ｔs
【００３５】（３）電源遮断による電源電圧低下時に／
ＲＥＳＥＴ信号を出力する場合 図７は、図１の回路において、電源遮断による電圧低下
が検出され、／ＲＥＳＥＴ信号を出力しない時の、各部
の信号のタイムチャートを示す。電源遮断により、電源
電圧Ｖccが低下すると（（ａ）参照）、同時に電圧比較
器４はバッファ６を介して電源低下検出信号を出力する
（（ｂ）参照）。遅延回路７により、電源低下検出信号
（（ｂ）参照）は遅延され、出力される（（ｃ）参
照）。電源遮断の場合、電源電圧Ｖccの低下は緩やかで
あるから、スルーレート検出回路８はスルーレート検出
信号を出力しないため、図７において（ｆ）で示されて
いるようにＬレベルで一定となる。それ故、ＮＡＮＤゲ
ート９の出力はＨレベルになる（（ｄ）参照）。フリッ
プフロップ回路１０では、電源低下検出信号（（ｂ）参
照）とＮＡＮＤゲート出力（（ｄ）参照）がラッチ演算
され、／ＲＥＳＥＴ信号が出力される（（ｅ）参照）。
ＲＥＳＥＴ信号を出力する場合 図７は、図１の回路において、電源遮断による電圧低下
が検出され、／ＲＥＳＥＴ信号を出力しない時の、各部
の信号のタイムチャートを示す。電源遮断により、電源
電圧Ｖccが低下すると（（ａ）参照）、同時に電圧比較
器４はバッファ６を介して電源低下検出信号を出力する
（（ｂ）参照）。遅延回路７により、電源低下検出信号
（（ｂ）参照）は遅延され、出力される（（ｃ）参
照）。電源遮断の場合、電源電圧Ｖccの低下は緩やかで
あるから、スルーレート検出回路８はスルーレート検出
信号を出力しないため、図７において（ｆ）で示されて
いるようにＬレベルで一定となる。それ故、ＮＡＮＤゲ
ート９の出力はＨレベルになる（（ｄ）参照）。フリッ
プフロップ回路１０では、電源低下検出信号（（ｂ）参
照）とＮＡＮＤゲート出力（（ｄ）参照）がラッチ演算
され、／ＲＥＳＥＴ信号が出力される（（ｅ）参照）。
【００３６】以上に説明したように、本発明の電源監視
回路は、電源電圧を監視し、電圧低下時において、必要
に応じてリセット信号を出力するものである。すなわ
ち、電圧低下の原因が電源遮断によるものか、電源ノイ
ズによるものかを判断し、電源遮断によると判断した時
は、即時にリセット信号を出力する。また、電源ノイズ
によると判断した時は、電源ノイズによる電圧低下時間
を判断し、それがしきい値以上の時は障害とみなしリセ
ット信号を出力し、しきい値より小さい時はリセット信
号を出力しない（ノイズキャンセル）。本発明におい
て、電源電圧低下時に、瞬間的なノイズによるものか、
電源遮断等の障害によるものかを判断する基準として、
電源電圧低下時のスルーレートを用いている。すなわ
ち、電源ノイズによる電源電圧低下時は、スルーレート
が大きく（電圧低下の割合が大きい）、電源回路の障害
による電源遮断による時はスルーレートが小さく（電圧
低下の割合が小さい）なることをもとに判断する。ここ
で、電源回路においては、コンデンサを接続することに
より、電圧があるスルーレート以上で低下しないよう調
節してある。また、電源ノイズ検出時のリセット信号の
出力の有無については、遅延回路での遅延時間とキャン
セルしたいノイズのパルス幅の関係で決定される。すな
わち、遅延時間より小さいパルス幅のノイズについて
は、キャンセルされ、リセット信号は出力されない。
回路は、電源電圧を監視し、電圧低下時において、必要
に応じてリセット信号を出力するものである。すなわ
ち、電圧低下の原因が電源遮断によるものか、電源ノイ
ズによるものかを判断し、電源遮断によると判断した時
は、即時にリセット信号を出力する。また、電源ノイズ
によると判断した時は、電源ノイズによる電圧低下時間
を判断し、それがしきい値以上の時は障害とみなしリセ
ット信号を出力し、しきい値より小さい時はリセット信
号を出力しない（ノイズキャンセル）。本発明におい
て、電源電圧低下時に、瞬間的なノイズによるものか、
電源遮断等の障害によるものかを判断する基準として、
電源電圧低下時のスルーレートを用いている。すなわ
ち、電源ノイズによる電源電圧低下時は、スルーレート
が大きく（電圧低下の割合が大きい）、電源回路の障害
による電源遮断による時はスルーレートが小さく（電圧
低下の割合が小さい）なることをもとに判断する。ここ
で、電源回路においては、コンデンサを接続することに
より、電圧があるスルーレート以上で低下しないよう調
節してある。また、電源ノイズ検出時のリセット信号の
出力の有無については、遅延回路での遅延時間とキャン
セルしたいノイズのパルス幅の関係で決定される。すな
わち、遅延時間より小さいパルス幅のノイズについて
は、キャンセルされ、リセット信号は出力されない。
【００３７】なお、図８は、図２に示すスルーレート検
出回路８内の第２定電圧発生回路１９を示す。図８にお
いて、電源とグランドとの間に定電流源１２７、ダイオ
ード１１４、定電流シンク１２９が直列に接続され、定
電流シンク１２９の１つの端は接地される。定電流源１
２７とダイオード１１４の間の第２定電圧出力端はコン
デンサ１３１およびトランジスタ１３０が接続され、コ
ンデンサ１３１を介して接地されている。またトランジ
スタ１３０のベースがダイオード１１４と定電流シンク
１２９の間に接続され、エミッタは接地される。このよ
うに第１定電圧発生回路１８と同様の構成にすることに
より、第１と第２の定電圧の差を温度、電源電圧によら
ず精度良く保つことができる。図２の第１定電圧回路１
８と比較して、コンデンサ１７が電源に接続されている
のに対し、図８のコンデンサ１３１は接地されているた
め電源変動の影響を受けにくくなっている。また、図２
と図８において抵抗１３の電圧降下分だけ第１定電圧と
第２定電圧の電圧差を確保している。
出回路８内の第２定電圧発生回路１９を示す。図８にお
いて、電源とグランドとの間に定電流源１２７、ダイオ
ード１１４、定電流シンク１２９が直列に接続され、定
電流シンク１２９の１つの端は接地される。定電流源１
２７とダイオード１１４の間の第２定電圧出力端はコン
デンサ１３１およびトランジスタ１３０が接続され、コ
ンデンサ１３１を介して接地されている。またトランジ
スタ１３０のベースがダイオード１１４と定電流シンク
１２９の間に接続され、エミッタは接地される。このよ
うに第１定電圧発生回路１８と同様の構成にすることに
より、第１と第２の定電圧の差を温度、電源電圧によら
ず精度良く保つことができる。図２の第１定電圧回路１
８と比較して、コンデンサ１７が電源に接続されている
のに対し、図８のコンデンサ１３１は接地されているた
め電源変動の影響を受けにくくなっている。また、図２
と図８において抵抗１３の電圧降下分だけ第１定電圧と
第２定電圧の電圧差を確保している。
【００３８】図９は、本発明の電源監視回路において、
また第１および第２定電圧発生回路の別の実施形態を示
す。図９において、電源とグランドとの間に定電流源２
１２、抵抗２１３、ダイオード２１４、定電流シンク２
１５が直列に接続され、定電流シンク２１５の１つの端
は接地される。定電流源２１２と抵抗２１３の間の第１
定電圧出力端にはコンデンサ２１７およびトランジスタ
２１６のコレクタが接続され、コンデンサ２１７は一方
の端を接地される。またトランジスタ２１６のベースが
ダイオード２１４と定電流シンク２１５の間に接続さ
れ、エミッタは接地される。第１定電圧出力端はコンデ
ンサ２１７を介して電源に接続され、抵抗２１３とダイ
オード２１４の間の第２定電圧出力端はコンデンサ２３
１を介して接地され、それぞれ比較器２２０に入力され
る。ここで、抵抗２１３による電圧降下分だけ第１定電
圧と第２定電圧の差が得られ、第１定電圧はコンデンサ
を介して電源部に接続され、第２定電圧部はコンデンサ
を介して接地されているため、電源Ｖccが変動した時で
も、第２定電圧は第１定電圧と比較してその影響を受け
難いようになっている。この回路では、第１と第２の回
路構成の大部分を共通にすることにより、少ない回路構
成要素で実現でき、集積回路において回路の占有面積を
小さくできるという利点がある。
また第１および第２定電圧発生回路の別の実施形態を示
す。図９において、電源とグランドとの間に定電流源２
１２、抵抗２１３、ダイオード２１４、定電流シンク２
１５が直列に接続され、定電流シンク２１５の１つの端
は接地される。定電流源２１２と抵抗２１３の間の第１
定電圧出力端にはコンデンサ２１７およびトランジスタ
２１６のコレクタが接続され、コンデンサ２１７は一方
の端を接地される。またトランジスタ２１６のベースが
ダイオード２１４と定電流シンク２１５の間に接続さ
れ、エミッタは接地される。第１定電圧出力端はコンデ
ンサ２１７を介して電源に接続され、抵抗２１３とダイ
オード２１４の間の第２定電圧出力端はコンデンサ２３
１を介して接地され、それぞれ比較器２２０に入力され
る。ここで、抵抗２１３による電圧降下分だけ第１定電
圧と第２定電圧の差が得られ、第１定電圧はコンデンサ
を介して電源部に接続され、第２定電圧部はコンデンサ
を介して接地されているため、電源Ｖccが変動した時で
も、第２定電圧は第１定電圧と比較してその影響を受け
難いようになっている。この回路では、第１と第２の回
路構成の大部分を共通にすることにより、少ない回路構
成要素で実現でき、集積回路において回路の占有面積を
小さくできるという利点がある。
【００３９】図１０から図１３は、本発明の電源監視回
路内の定電圧回路において示されているダイオード１４
の代わりのデバイスを示している。ダイオード１４の代
わりにＰＭＯＳ（図１０）やＰＮＰトランジスタ（図１
１）を用いてもよく、またこれらを複数個直列接続した
もの（図１２、図１３）を用いても良い。
路内の定電圧回路において示されているダイオード１４
の代わりのデバイスを示している。ダイオード１４の代
わりにＰＭＯＳ（図１０）やＰＮＰトランジスタ（図１
１）を用いてもよく、またこれらを複数個直列接続した
もの（図１２、図１３）を用いても良い。
【００４０】
【発明の効果】本発明の電源監視回路により、以下に示
す効果が得られる。 （１）簡単な回路構成により実現できる。 （２）電源電圧低下の原因を電源電圧低下時のスルーレ
ートを検出することにより、電源ノイズによるものか、
電源遮断によるものかを特定でき、リセット信号の出力
を制御できる。 （３）ノイズキャンセルのしきい値を設定することによ
り、キャンセルできるノイズを制御できる。
す効果が得られる。 （１）簡単な回路構成により実現できる。 （２）電源電圧低下の原因を電源電圧低下時のスルーレ
ートを検出することにより、電源ノイズによるものか、
電源遮断によるものかを特定でき、リセット信号の出力
を制御できる。 （３）ノイズキャンセルのしきい値を設定することによ
り、キャンセルできるノイズを制御できる。
【図１】 本発明の電源監視回路の１実施形態を示す回
路図。
路図。
【図２】 本発明によるスルーレート検出回路の１実施
形態を示す回路図。
形態を示す回路図。
【図３】 図２のスルーレート検出回路の、スルーレー
ト検出信号発生時の動作を示すタイムチャート。
ト検出信号発生時の動作を示すタイムチャート。
【図４】 図２のスルーレート検出回路の、スルーレー
ト検出信号を発生しない時の動作を示すタイムチャー
ト。
ト検出信号を発生しない時の動作を示すタイムチャー
ト。
【図５】 本発明の電源監視回路において、ノイズ発生
時にリセット信号を発生しない時の動作を示す信タイム
チャート。
時にリセット信号を発生しない時の動作を示す信タイム
チャート。
【図６】 本発明の電源監視回路において、ノイズ発生
時にリセット信号を発生する時の動作を示すタイムチャ
ート。
時にリセット信号を発生する時の動作を示すタイムチャ
ート。
【図７】 本発明の電源監視回路において、電源遮断時
にリセット信号を発生する時の動作を示すタイムチャー
ト。
にリセット信号を発生する時の動作を示すタイムチャー
ト。
【図８】 本発明の第２定電圧発生手段の１実施形態を
示す回路図。
示す回路図。
【図９】 本発明の定電圧発生手段の構成要素の１実施
形態を示す回路図。
形態を示す回路図。
【図１０】 本発明の第１および第２定電圧回路内で使
用されているダイオード１４に代わるデバイスの変形
例。
用されているダイオード１４に代わるデバイスの変形
例。
【図１１】 本発明の第１および第２定電圧回路内で使
用されているダイオード１４に代わるデバイスの変形
例。
用されているダイオード１４に代わるデバイスの変形
例。
【図１２】 本発明の第１および第２定電圧回路内で使
用されているダイオード１４に代わるデバイスの変形
例。
用されているダイオード１４に代わるデバイスの変形
例。
【図１３】 本発明の第１および第２定電圧回路内で使
用されているダイオード１４に代わるデバイスの変形
例。
用されているダイオード１４に代わるデバイスの変形
例。
【図１４】 従来技術の電源監視回路の回路図。
１ 電源、２，３ 分圧抵抗、４ 比較器、５ 基準電
圧発生手段、６ バッファ、７ 遅延回路、８ スルー
レート検出回路、９ ＮＡＮＤゲート、１０ ラッチ回
路、１１，２４ インバータ、１２，２５，１２７，２
１２ 電流源、１３，２１３ 抵抗、１４，１１４，２
１４ ダイオード、１５，１２９，２１５電流シンク、
１６、１３０，２１６ トランジスタ、１７，２３，１
３１，２１７，２３１ コンデンサ、１８ 第１定電圧
発生回路、１９，１１９ 第２定電圧発生回路、２０，
２２０ 比較器、２１，２２ ＭＯＳＦＥＴ、２６ 信
号ホールド回路。
圧発生手段、６ バッファ、７ 遅延回路、８ スルー
レート検出回路、９ ＮＡＮＤゲート、１０ ラッチ回
路、１１，２４ インバータ、１２，２５，１２７，２
１２ 電流源、１３，２１３ 抵抗、１４，１１４，２
１４ ダイオード、１５，１２９，２１５電流シンク、
１６、１３０，２１６ トランジスタ、１７，２３，１
３１，２１７，２３１ コンデンサ、１８ 第１定電圧
発生回路、１９，１１９ 第２定電圧発生回路、２０，
２２０ 比較器、２１，２２ ＭＯＳＦＥＴ、２６ 信
号ホールド回路。
Claims (6)
- 【請求項１】 電源電圧に比例する第１電圧を発生する
第１電圧発生回路と、 基準電圧を発生する基準電圧発生回路と、 基準電圧発生回路により発生される基準電圧が第１電圧
発生回路により発生される第１電圧より大きい時に第１
信号を出力する比較回路と、 電源電圧の低下のスルーレートがしきい値より大きい時
に第２信号を出力するスルーレート検出回路と、 比較回路が出力する第１信号をリセット信号としスルー
レート検出回路からの第２信号をセット信号とするリセ
ット信号出力回路とからなる電源監視回路。 - 【請求項２】 請求項１に記載の電源監視回路におい
て、上記リセット信号出力回路は、 上記比較回路からの第１信号を一定時間遅延させる遅延
手段と、 上記遅延手段により遅延された第１信号と、スルーレー
ト検出回路からの第２信号とをＮＡＮＤ演算するＮＡＮ
Ｄゲートとを含み、ＮＡＮＤゲートの出力信号をセット
信号とすることを特徴とする電源監視回路。 - 【請求項３】 請求項１または請求項２に記載の電源監
視回路において、上記スルーレート検出回路は、 所定のスルーレート以上で電源電圧の変動に応じて同様
に電圧変動を受ける第１定電圧を発生する第１定電圧発
生手段と、 電源電圧が変動しない時の上記第１定電圧より若干小さ
い第２定電圧を発生する第２定電圧発生手段と、 上記第１定電圧と上記第２定電圧を比較し、第２定電圧
が第１定電圧より大きい時に信号を出力する比較回路
と、 上記比較回路からの出力信号を一時的に保持し、スルー
レート検出信号を出力する信号ホールド回路とからなる
電源監視回路。 - 【請求項４】 請求項３に記載の電源監視回路におい
て、上記スルーレート検出回路の上記第１定電圧発生手
段は、 第１定電圧出力端に供給するための第１定電流を発生す
る第１定電流発生手段と、 第１定電流より小さい値の第２定電流を第１定電圧出力
端から掃引する第２電流発生手段と、 第１定電流と第２定電流との差分電流を第１定電圧出力
端からバイパスするバイパス手段と、 抵抗およびダイオードからなる電圧降下手段と、 第１定電圧出力端と電源との間に接続されるコンデンサ
とを有することを特徴とする電源監視回路。 - 【請求項５】 請求項３に記載の電源監視回路におい
て、上記スルーレート検出回路の上記第２定電圧発生手
段は、 第２定電圧出力端に供給するための第３定電流を発生す
る第３定電流発生手段と、 第３定電流より小さい値の第４定電流を第２定電圧出力
端から掃引する第４定電流発生手段と、 第３定電流と第４定電流との差分電流を第２定電圧出力
端からバイパスするバイパス手段と、 ダイオードからなる電圧降下手段と、 第２定電圧出力端とグランドとの間に接続されるコンデ
ンサとを有することを特徴とする電源監視回路。 - 【請求項６】 請求項１に記載の電源監視回路におい
て、上記スルーレート検出回路は、 第１定電圧出力端に供給するための第１定電流を発生す
る第１電流発生手段と、 第１定電流より小さい値の第２定電流を第１定電圧出力
端から掃引する第２電流発生手段と、 第１定電流と第２定電流との差分電流を第１定電圧出力
端からバイパスするバイパス手段と、 抵抗およびダイオードからなる電圧降下手段と、 上記電圧降下手段の上記抵抗の電源側端からの第１定電
圧と上記電圧降下手段の上記抵抗の接地側端からの第２
定電圧を比較し、第２定電圧が第１定電圧より大きい時
に信号を出力する比較器と、 上記比較回路からの出力信号を一時的に保持し、スルー
レート検出信号を出力する信号ホールド回路と、 第１定電圧出力端と電源との間に接続される第１コンデ
ンサと、 第２定電圧出力端とグランドとの間に接続される第２コ
ンデンサとを有することを特徴とする電源監視回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7210570A JPH0954620A (ja) | 1995-08-18 | 1995-08-18 | 電源監視回路 |
| US08/579,135 US5629642A (en) | 1995-08-18 | 1995-12-27 | Power supply monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7210570A JPH0954620A (ja) | 1995-08-18 | 1995-08-18 | 電源監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954620A true JPH0954620A (ja) | 1997-02-25 |
Family
ID=16591513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7210570A Pending JPH0954620A (ja) | 1995-08-18 | 1995-08-18 | 電源監視回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5629642A (ja) |
| JP (1) | JPH0954620A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605929B2 (en) | 2001-01-31 | 2003-08-12 | Nec Corporation | Power supply noise sensor |
| JP2018049425A (ja) * | 2016-09-21 | 2018-03-29 | Ｎｅｃプラットフォームズ株式会社 | 要因判定装置、要因判定方法、要因判定プログラム、及び、通信装置 |
| JP2018106443A (ja) * | 2016-12-27 | 2018-07-05 | 日本電気株式会社 | 電圧調整回路、及び電圧調整方法 |
| CN113206308A (zh) * | 2020-01-30 | 2021-08-03 | 三星Sdi株式会社 | 用于对电池充电的方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786717A (en) * | 1995-12-22 | 1998-07-28 | Holtek Microelectronics Inc. | System reset device having level controller for opportunely setting system reset status |
| US7743262B2 (en) * | 1997-07-15 | 2010-06-22 | Silverbrook Research Pty Ltd | Integrated circuit incorporating protection from power supply attacks |
| DE19734421C2 (de) * | 1997-08-08 | 1999-06-17 | Siemens Ag | Schaltung zur Erzeugung eines Rücksetz-Signals |
| WO1999009558A1 (de) * | 1997-08-20 | 1999-02-25 | Infineon Technologies Ag | Verfahren zur überwachung der ordnungsgemässen funktion einer integrierten schaltung |
| US6816968B1 (en) * | 1998-07-10 | 2004-11-09 | Silverbrook Research Pty Ltd | Consumable authentication protocol and system |
| JP3581610B2 (ja) * | 1999-10-25 | 2004-10-27 | セイコーインスツルメンツ株式会社 | ラッチ回路 |
| FR2835328B1 (fr) * | 2002-01-31 | 2005-04-08 | St Microelectronics Sa | Circuit de demarrage et de protection contre les chutes de tension d'alimentation pour un circuit sans contact |
| US6683481B1 (en) * | 2002-06-03 | 2004-01-27 | Xilinx, Inc. | Power on reset generator circuit providing hysteresis in a noisy power environment |
| US20050218939A1 (en) * | 2002-07-01 | 2005-10-06 | Ma Fan Y | Under-voltage detection circuit |
| US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
| KR100551074B1 (ko) * | 2003-12-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워업 회로 |
| JP4660160B2 (ja) * | 2004-10-28 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | リセット回路 |
| JP4410670B2 (ja) * | 2004-12-10 | 2010-02-03 | 山洋電気株式会社 | 無停電電源装置 |
| US7187163B2 (en) * | 2005-01-19 | 2007-03-06 | Faraday Technology Corp. | Parametric measuring circuit for minimizing oscillation effect |
| US7573306B2 (en) * | 2006-01-31 | 2009-08-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device, power supply detector and semiconductor device |
| KR100776751B1 (ko) * | 2006-06-09 | 2007-11-19 | 주식회사 하이닉스반도체 | 전압 공급 장치 및 방법 |
| JP5180510B2 (ja) * | 2007-04-16 | 2013-04-10 | 長野計器株式会社 | Ｌｅｄ表示装置 |
| JP5136361B2 (ja) * | 2008-10-29 | 2013-02-06 | サンケン電気株式会社 | ラッチ回路を有する信号処理装置 |
| CN101751099B (zh) * | 2008-12-18 | 2012-01-25 | 鸿富锦精密工业（深圳）有限公司 | 信号发生电路 |
| CN101871963A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 电源电压检测电路 |
| JP5501320B2 (ja) * | 2011-09-30 | 2014-05-21 | 京セラドキュメントソリューションズ株式会社 | 電子回路 |
| JP2015055598A (ja) * | 2013-09-13 | 2015-03-23 | アルプス電気株式会社 | 電圧検出装置 |
| CN104852357A (zh) * | 2015-05-15 | 2015-08-19 | 上海理工大学 | 变频器过欠压及过流保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367423A (en) * | 1981-01-06 | 1983-01-04 | General Electric Company | Reset signal generator |
-
1995
- 1995-08-18 JP JP7210570A patent/JPH0954620A/ja active Pending
- 1995-12-27 US US08/579,135 patent/US5629642A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605929B2 (en) | 2001-01-31 | 2003-08-12 | Nec Corporation | Power supply noise sensor |
| JP2018049425A (ja) * | 2016-09-21 | 2018-03-29 | Ｎｅｃプラットフォームズ株式会社 | 要因判定装置、要因判定方法、要因判定プログラム、及び、通信装置 |
| JP2018106443A (ja) * | 2016-12-27 | 2018-07-05 | 日本電気株式会社 | 電圧調整回路、及び電圧調整方法 |
| US10396648B2 (en) | 2016-12-27 | 2019-08-27 | Nec Corporation | Voltage adjusting circuit and method for adjusting voltage |
| CN113206308A (zh) * | 2020-01-30 | 2021-08-03 | 三星Sdi株式会社 | 用于对电池充电的方法 |
| US20210242707A1 (en) * | 2020-01-30 | 2021-08-05 | Samsung Sdi Co., Ltd. | Method for charging battery |
| US11575272B2 (en) * | 2020-01-30 | 2023-02-07 | Samsung Sdi Co., Ltd. | Method for charging battery |
Also Published As
| Publication number | Publication date |
|---|---|
| US5629642A (en) | 1997-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0954620A (ja) | 電源監視回路 | |
| US5224010A (en) | Power supply supervisor with independent power-up delays and a system incorporating the same | |
| US5184031A (en) | Semiconductor integrated circuit | |
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| US5654859A (en) | Fault tolerant power distribution system | |
| US6819165B2 (en) | Voltage regulator with dynamically boosted bias current | |
| US6963230B2 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| JP2850544B2 (ja) | 集積回路装置 | |
| JP3234307B2 (ja) | マイクロコンピュータ用低電圧禁止回路 | |
| US8054605B2 (en) | Power supply controller | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| US20020140494A1 (en) | On-chip power supply boost for voltage droop reduction | |
| JPH1049243A (ja) | 内部電源回路 | |
| EP2367273B1 (en) | Power control system startup method and circuit | |
| WO2011102189A1 (en) | Current limiting circuit | |
| US11768510B2 (en) | Power supply semiconductor integrated circuit including a short-circuit-fault detection circuit that detects a short circuit of the voltage-output terminal | |
| US20040263222A1 (en) | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction | |
| US5278798A (en) | Semiconductor memory device | |
| JP2001156256A (ja) | 降圧回路 | |
| CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电系统 | |
| CN216052961U (zh) | 一种掉电时序控制电路 | |
| US11474161B2 (en) | Power supply semiconductor integrated circuit | |
| US5747890A (en) | Power supply switch reference circuitry | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode |