JP2850544B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2850544B2 JP2850544B2 JP3009592A JP959291A JP2850544B2 JP 2850544 B2 JP2850544 B2 JP 2850544B2 JP 3009592 A JP3009592 A JP 3009592A JP 959291 A JP959291 A JP 959291A JP 2850544 B2 JP2850544 B2 JP 2850544B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- backup
- terminal
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に主電源からの電圧供給が断たれた時にバックア
ップ電源によって内部状態を保持させる必要のある集積
回路装置に関する。
し、特に主電源からの電圧供給が断たれた時にバックア
ップ電源によって内部状態を保持させる必要のある集積
回路装置に関する。
【０００２】
【従来の技術】ＲＡＭのような揮発性メモリで構成され
たデータ保持回路を有する集積回路装置では、電源が遮
断された場合でもデータ等の内部状態を電源遮断前のま
ま保持することがしばしば要求される。この目的のため
に、バックアップ電源による主電源遮断時のバックアッ
プが行われていることは周知のことである。
たデータ保持回路を有する集積回路装置では、電源が遮
断された場合でもデータ等の内部状態を電源遮断前のま
ま保持することがしばしば要求される。この目的のため
に、バックアップ電源による主電源遮断時のバックアッ
プが行われていることは周知のことである。
【０００３】すなわち、図５に示すように集積回路装置
５０の一方の電源端子５１には、通常動作電圧Ｖccを発
生する主電源６０が電源スイッチ６１およびダイオード
６２を介して接続されるとともに、バックアップ電圧Ｖ
BUP を発生するバックアップ電源６５がダイオード６６
を介して接続されている。集積回路５０の他方の電源端
子５２は接地（ＧＮＤ）されている。バックアップ電圧
ＶBUP は通常動作電圧Ｖccよりも小さいので、電源スイ
ッチ６１のオンによる通常動作時は電圧Ｖccがダイオー
ド６２を介して電源端子５１に供給される。このとき、
ダイオード６６は逆バイアス状態であり、バックアップ
電源６５は切り離されていることになる。一方、スイッ
チ６１がＯＦＦとなって主電源が断たれると、ダイオー
ド６６が導通し、バックアップ電圧ＶBUP が電源端子５
１に供給される。かくして、主電源が遮断されても集積
回路装置５０の内部状態は保持される。
５０の一方の電源端子５１には、通常動作電圧Ｖccを発
生する主電源６０が電源スイッチ６１およびダイオード
６２を介して接続されるとともに、バックアップ電圧Ｖ
BUP を発生するバックアップ電源６５がダイオード６６
を介して接続されている。集積回路５０の他方の電源端
子５２は接地（ＧＮＤ）されている。バックアップ電圧
ＶBUP は通常動作電圧Ｖccよりも小さいので、電源スイ
ッチ６１のオンによる通常動作時は電圧Ｖccがダイオー
ド６２を介して電源端子５１に供給される。このとき、
ダイオード６６は逆バイアス状態であり、バックアップ
電源６５は切り離されていることになる。一方、スイッ
チ６１がＯＦＦとなって主電源が断たれると、ダイオー
ド６６が導通し、バックアップ電圧ＶBUP が電源端子５
１に供給される。かくして、主電源が遮断されても集積
回路装置５０の内部状態は保持される。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
構成ではバックアップ電源６５を通常動作時に電源端子
５１から切り離すためのダイオード６６を必要とする。
集積回路装置５０の外付部品が増えることはそれだけ同
装置を用いたシステムのコストアップをもたらし、また
システムの歩留り低減の要因となり得る。しかも、バッ
クアップ電圧ＶBUP は実際はダイオード６６の順方向電
圧ＶF だけ低下して電源端子５１に供給される。このた
め、バックアップ電圧ＶBUP は集積回路装置５０が内部
状態を保持するための必要最小限の電圧よりも上記電圧
ＶF だけ少なくとも高くしなければならない。バックア
ップ電源６５として一般的には電池が用いられるが、要
求される発生電圧が前述のように比較的高いと、それだ
けバックアップできる時間が短くなる。
構成ではバックアップ電源６５を通常動作時に電源端子
５１から切り離すためのダイオード６６を必要とする。
集積回路装置５０の外付部品が増えることはそれだけ同
装置を用いたシステムのコストアップをもたらし、また
システムの歩留り低減の要因となり得る。しかも、バッ
クアップ電圧ＶBUP は実際はダイオード６６の順方向電
圧ＶF だけ低下して電源端子５１に供給される。このた
め、バックアップ電圧ＶBUP は集積回路装置５０が内部
状態を保持するための必要最小限の電圧よりも上記電圧
ＶF だけ少なくとも高くしなければならない。バックア
ップ電源６５として一般的には電池が用いられるが、要
求される発生電圧が前述のように比較的高いと、それだ
けバックアップできる時間が短くなる。
【０００５】したがって、本発明の目的は、必要とする
外付部品をできるだけ少くして内部状態保持のためのバ
ックアップを可能とした集積回路装置を提供することに
ある。
外付部品をできるだけ少くして内部状態保持のためのバ
ックアップを可能とした集積回路装置を提供することに
ある。
【０００６】本発明の他の目的は、必要とする外付部品
を少なくするとともに、バックアップ電源に要求される
バックアップ電圧をも小さくすることを可能にした集積
回路装置を提供することにある。
を少なくするとともに、バックアップ電源に要求される
バックアップ電圧をも小さくすることを可能にした集積
回路装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明による集積回路装
置は、主電源電圧が印加される第１の電源端子と、バッ
クアップ電圧が印加される第２の電源端子と、第１の電
源端子を内部回路の電源ラインに接続する手段と、第２
の電源端子と内部回路の電源ラインとの間に接続された
トランジスタと、第１の電源端子の電圧と第２の電源端
子の電圧とを比較し前者が後者よりも大きいときは上記
トランジスタを遮断状態にし前者が後者よりも小さいと
きは上記トランジスタを導通させる比較手段とを有する
ことを特徴とする。
置は、主電源電圧が印加される第１の電源端子と、バッ
クアップ電圧が印加される第２の電源端子と、第１の電
源端子を内部回路の電源ラインに接続する手段と、第２
の電源端子と内部回路の電源ラインとの間に接続された
トランジスタと、第１の電源端子の電圧と第２の電源端
子の電圧とを比較し前者が後者よりも大きいときは上記
トランジスタを遮断状態にし前者が後者よりも小さいと
きは上記トランジスタを導通させる比較手段とを有する
ことを特徴とする。
【０００８】このように、本発明では主電源印加用の端
子とバックアップ電源印加用の端子とを独立して設けて
おり、かつバックアップ電源端子と内部回路の電源ライ
ンとの間にトランジスタを設けてこのトランジスタの導
通・遮断を両電源端子の電圧比較により制御している。
したがって、バックアップ電源をダイオードなしに第２
の電源端子に直接接続することが可能となり、外付部品
を削減することができる。第２の電源端子に印加された
バックアップ電圧はバックアップ時にはトランジスタの
導通時の電圧降下分だけ低下して内部回路に印加される
が、その電圧降下はダイオードの順方向電圧降下に比し
てかなり小さく、その分バックアップできる時間を延ば
すことができる。
子とバックアップ電源印加用の端子とを独立して設けて
おり、かつバックアップ電源端子と内部回路の電源ライ
ンとの間にトランジスタを設けてこのトランジスタの導
通・遮断を両電源端子の電圧比較により制御している。
したがって、バックアップ電源をダイオードなしに第２
の電源端子に直接接続することが可能となり、外付部品
を削減することができる。第２の電源端子に印加された
バックアップ電圧はバックアップ時にはトランジスタの
導通時の電圧降下分だけ低下して内部回路に印加される
が、その電圧降下はダイオードの順方向電圧降下に比し
てかなり小さく、その分バックアップできる時間を延ば
すことができる。
【０００９】本発明の好ましい実施例によれば、上記接
続手段は配線で構成されていて第１の電源端子は内部回
路の電源ラインに接続されている。この場合はメイン電
源をダイオードを介して第１の電源端子に接続すること
によりバックアップ時に第２の電源端子からのバックア
ップ電流が上記トランジスタを介して第１の電源端子へ
流出するのを防止する必要がある。
続手段は配線で構成されていて第１の電源端子は内部回
路の電源ラインに接続されている。この場合はメイン電
源をダイオードを介して第１の電源端子に接続すること
によりバックアップ時に第２の電源端子からのバックア
ップ電流が上記トランジスタを介して第１の電源端子へ
流出するのを防止する必要がある。
【００１０】本発明の好ましい他の実施例によれば、上
記接続手段は第１の電源端子と内部回路の電源ラインと
の間に接続された付加トランジスタを有しており、この
付加トランジスタは第１の電源端子の電圧が第２の電源
端子の電圧よりも大きいときは導通状態となり、小さい
ときは遮断状態となるように制御される。この構成によ
れば、メイン電源も第１の電源端子に直接接続すること
ができ、外付部品点数はさらに少なくなり、またメイン
電源電圧の電圧降下も小さくできる。
記接続手段は第１の電源端子と内部回路の電源ラインと
の間に接続された付加トランジスタを有しており、この
付加トランジスタは第１の電源端子の電圧が第２の電源
端子の電圧よりも大きいときは導通状態となり、小さい
ときは遮断状態となるように制御される。この構成によ
れば、メイン電源も第１の電源端子に直接接続すること
ができ、外付部品点数はさらに少なくなり、またメイン
電源電圧の電圧降下も小さくできる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１２】図１は、本発明の一実施例による集積回路
装置１５の回路構成図である。本集積回路装置１５は第
１電源端子としての主電源端子１１０，第２電源端子と
してのバックアップ電源端子１１１，基準電源端子とし
ての接地端子１１２、そして外部へおよび外部からデー
タや制御信号を出力するおよび受ける入出力端子１９を
有している。主電源端子１１０には通常動作電圧Ｖccを
発生する主電源１１がダイオード１３および電源スイッ
チ１４を介して接続され、バックアップ電源端子１１１
にはバックアップ電圧ＶBUP を発生するバックアップ電
源１２が直接接続されている接地端子１１２は接地（Ｇ
ＮＤ）されている。集積回路１５は、内部回路として、
データ処理回路１６，主電源遮断時にも保持すべきデー
タを格納するデータ保持ユニット（ＲＡＭ）１７および
ＡＮＤゲート１１３を有し、これらは電源ライン１２０
と接地ライン１２１との間に印加される電圧で活性化さ
れる。接地ライン１２１は端子１１２に接続されてい
る。データ処理回路１６は入出力端子１９を介して供給
されたデータを処理しその結果をユニット１７に格納し
たり端子１９を介して外部に出力する。さらには、ユニ
ット１７からデータを読み出し加工して外部に出力す
る。データ処理回路１６と保持ユニット１７との間のデ
ータのやり取りはバス１８を介して行なわれるが、ユニ
ット１７はそのチップイネーブル端子ＣＥへのアクセス
信号１１５がアクティブハイレベルのときだけバス１８
を介するデータのやり取りを受け付ける。アクセス信号
１１５はＡＮＤゲート１１３によりデータ処理回路１６
からのアクセス要求信号１１７とアクセス許可信号１１
４にもとづき制御される。ＡＮＤゲート１１３の機能に
ついては後でより詳細に説明する。
装置１５の回路構成図である。本集積回路装置１５は第
１電源端子としての主電源端子１１０，第２電源端子と
してのバックアップ電源端子１１１，基準電源端子とし
ての接地端子１１２、そして外部へおよび外部からデー
タや制御信号を出力するおよび受ける入出力端子１９を
有している。主電源端子１１０には通常動作電圧Ｖccを
発生する主電源１１がダイオード１３および電源スイッ
チ１４を介して接続され、バックアップ電源端子１１１
にはバックアップ電圧ＶBUP を発生するバックアップ電
源１２が直接接続されている接地端子１１２は接地（Ｇ
ＮＤ）されている。集積回路１５は、内部回路として、
データ処理回路１６，主電源遮断時にも保持すべきデー
タを格納するデータ保持ユニット（ＲＡＭ）１７および
ＡＮＤゲート１１３を有し、これらは電源ライン１２０
と接地ライン１２１との間に印加される電圧で活性化さ
れる。接地ライン１２１は端子１１２に接続されてい
る。データ処理回路１６は入出力端子１９を介して供給
されたデータを処理しその結果をユニット１７に格納し
たり端子１９を介して外部に出力する。さらには、ユニ
ット１７からデータを読み出し加工して外部に出力す
る。データ処理回路１６と保持ユニット１７との間のデ
ータのやり取りはバス１８を介して行なわれるが、ユニ
ット１７はそのチップイネーブル端子ＣＥへのアクセス
信号１１５がアクティブハイレベルのときだけバス１８
を介するデータのやり取りを受け付ける。アクセス信号
１１５はＡＮＤゲート１１３によりデータ処理回路１６
からのアクセス要求信号１１７とアクセス許可信号１１
４にもとづき制御される。ＡＮＤゲート１１３の機能に
ついては後でより詳細に説明する。
【００１３】本集積回路１５はさらに本発明に従って電
源検出／供給制御回路１０１を有する。この回路１０１
は電源端子１１０−１１２に接続されて内部回路の電源
ライン１２０に印加すべき電源電圧を制御し、さらには
前述したアクセス許可信号１１４を出力する。
源検出／供給制御回路１０１を有する。この回路１０１
は電源端子１１０−１１２に接続されて内部回路の電源
ライン１２０に印加すべき電源電圧を制御し、さらには
前述したアクセス許可信号１１４を出力する。
【００１４】図２を参照すると、電源検出／供給制御回
路１０１は４つのＰチャンネル型ＭＯＳトランジスタ２
１，２２，２３，２１２、３つの抵抗２４−２６、ダイ
オード２７、二つの比較器２８，２９、ＡＮＤゲート２
１１、およびインバータ２１０を有する。本実施例で
は、内部回路の電源ライン１２０は主電源端子１１０に
配線により接続されている。トランジスタ２１−２３の
ゲートは共通接続され、それらのソースは端子１１０に
接続されている。トランジスタ２１のドレインと接地端
子１１２との間には、抵抗２４，２６が直列に接続さ
れ、トランジスタ２２のドレインには抵抗２５の一端が
接続され、抵抗２５の他端はカソードを接地端子１１１
に接続したダイオード２７のアノードに接続され、トラ
ンジスタ２３のドレインは電圧比較器２８の高電位電源
端子に接続されている。電圧比較器２８の正入力と負入
力は、それぞれ抵抗２４，２６の接続点とダイオード２
７のアノードとに接続され、電圧比較器２９の負入力は
バックアップ電源端子１１１に接続され、正入力は主電
源端子１１０に接続され、その出力はトランジスタ２
１，２２，２３の共通接続ゲートにインバータ２１０を
通して接続されるとともに、ＡＮＤゲート２１１の一方
の入力に接続され、ソース・ドレイン通路が主電源端子
１１０とバックアップ電源端子１１１との間に接続され
たスイッチ手段としてのトランジスタ２１２のゲートに
接続されている。トランジスタ２１２のソース，ドレイ
ンは端子１１１，１１０に接続されている。ＡＮＤゲー
ト２１１のもう一方の入力には電圧比較器２８の出力が
接続されている。比較器２９，インバータ２１０および
ＡＮＤゲート２１１とは動作電源を得るため主電源端子
１１０と接地端子１１２との間に接続されている。
路１０１は４つのＰチャンネル型ＭＯＳトランジスタ２
１，２２，２３，２１２、３つの抵抗２４−２６、ダイ
オード２７、二つの比較器２８，２９、ＡＮＤゲート２
１１、およびインバータ２１０を有する。本実施例で
は、内部回路の電源ライン１２０は主電源端子１１０に
配線により接続されている。トランジスタ２１−２３の
ゲートは共通接続され、それらのソースは端子１１０に
接続されている。トランジスタ２１のドレインと接地端
子１１２との間には、抵抗２４，２６が直列に接続さ
れ、トランジスタ２２のドレインには抵抗２５の一端が
接続され、抵抗２５の他端はカソードを接地端子１１１
に接続したダイオード２７のアノードに接続され、トラ
ンジスタ２３のドレインは電圧比較器２８の高電位電源
端子に接続されている。電圧比較器２８の正入力と負入
力は、それぞれ抵抗２４，２６の接続点とダイオード２
７のアノードとに接続され、電圧比較器２９の負入力は
バックアップ電源端子１１１に接続され、正入力は主電
源端子１１０に接続され、その出力はトランジスタ２
１，２２，２３の共通接続ゲートにインバータ２１０を
通して接続されるとともに、ＡＮＤゲート２１１の一方
の入力に接続され、ソース・ドレイン通路が主電源端子
１１０とバックアップ電源端子１１１との間に接続され
たスイッチ手段としてのトランジスタ２１２のゲートに
接続されている。トランジスタ２１２のソース，ドレイ
ンは端子１１１，１１０に接続されている。ＡＮＤゲー
ト２１１のもう一方の入力には電圧比較器２８の出力が
接続されている。比較器２９，インバータ２１０および
ＡＮＤゲート２１１とは動作電源を得るため主電源端子
１１０と接地端子１１２との間に接続されている。
【００１５】次に、集積回路装置１５の動作を説明す
る。なお、主電源１１からの電源電圧Ｖccがバックアッ
プ電源１２からの電圧ＶBUP よりも高いことは明らかで
ある。
る。なお、主電源１１からの電源電圧Ｖccがバックアッ
プ電源１２からの電圧ＶBUP よりも高いことは明らかで
ある。
【００１６】本ＩＣ１５を動作させるために電源スイッ
チ１４が投入されると、主電源１１からの電源電圧Ｖcc
は電源端子１１０に供給され、さらに電源ライン１２０
を介して内部回路に供給される。この結果、内部回路は
所定の回路動作を実行する。このとき、比較器２９の出
力はハイレベル（Ｖccレベル）であるためトランジスタ
２１２はカットオフ状態であり、バックアップ電源１２
は電源ライン１２０から切り離される。
チ１４が投入されると、主電源１１からの電源電圧Ｖcc
は電源端子１１０に供給され、さらに電源ライン１２０
を介して内部回路に供給される。この結果、内部回路は
所定の回路動作を実行する。このとき、比較器２９の出
力はハイレベル（Ｖccレベル）であるためトランジスタ
２１２はカットオフ状態であり、バックアップ電源１２
は電源ライン１２０から切り離される。
【００１７】一方、電源スイッチ１４が切られ主電源が
遮断されると、主電源端子１１０の電圧はＶccレベルか
ら低下してゆく。比較器２９の出力電圧もそれに比して
低下するが、トランジスタ２１２のゲートとソースが同
電位であるためトランジスタ２１２はオフのままであ
る。端子１１０の電圧がバックアップ電圧ＶBUP に等し
くなると比較器２９の出力はロウレベル（接地電位）と
なる。したがって、トランジスタ２１２はそのバックア
ップ電源端子１１１側の電極がソースとなるため導通状
態となる。かくして、バックアップ電圧ＶBUP がトラン
ジスタ２１２を介して内部回路の電源ライン１２０に供
給されることになり、データ保持ユニット１７にストア
されているデータは破壊されることなく保持される。ト
ランジスタ２１２の導通時のソース・ドレイン間電圧降
下により比較器２９もロウレベルを出力し続ける。電源
スイッチ１４が再投入されると、トランジスタ２１２は
オフとなりＶccがライン１２０に供給される。
遮断されると、主電源端子１１０の電圧はＶccレベルか
ら低下してゆく。比較器２９の出力電圧もそれに比して
低下するが、トランジスタ２１２のゲートとソースが同
電位であるためトランジスタ２１２はオフのままであ
る。端子１１０の電圧がバックアップ電圧ＶBUP に等し
くなると比較器２９の出力はロウレベル（接地電位）と
なる。したがって、トランジスタ２１２はそのバックア
ップ電源端子１１１側の電極がソースとなるため導通状
態となる。かくして、バックアップ電圧ＶBUP がトラン
ジスタ２１２を介して内部回路の電源ライン１２０に供
給されることになり、データ保持ユニット１７にストア
されているデータは破壊されることなく保持される。ト
ランジスタ２１２の導通時のソース・ドレイン間電圧降
下により比較器２９もロウレベルを出力し続ける。電源
スイッチ１４が再投入されると、トランジスタ２１２は
オフとなりＶccがライン１２０に供給される。
【００１８】このように、バックアップ電圧１２をＩＣ
１５に接続するためのダイオードが不要となり、しか
も、トランジスタ２１２の導通時のソース・ドレイン間
電圧はダイオードの順方向電圧に比してかなり小さいの
で、バックアップできる時間をのばすことができる。
１５に接続するためのダイオードが不要となり、しか
も、トランジスタ２１２の導通時のソース・ドレイン間
電圧はダイオードの順方向電圧に比してかなり小さいの
で、バックアップできる時間をのばすことができる。
【００１９】上記により本ＩＣ１５はバックアップ時に
電源ライン１２０にバックアップ電圧ＶBUP が供給され
て保持ユニット１７はデータを保持するわけであるが、
このとき内部回路のデータ処理回路１６も電圧が供給さ
れている。このため、入出力端子１９に外部の他の装置
から信号が供給されたノイズが供給されると、同回路１
６はそれらに応答して保持ユニット１７に対しアクセス
要求を発生する場合があり得る。これは保持ユニット１
７のストアデータが変更されることを意味し、主電源切
断時の内部状態をバックアップにより保持するという本
来の目的が失われる場合があり得る。
電源ライン１２０にバックアップ電圧ＶBUP が供給され
て保持ユニット１７はデータを保持するわけであるが、
このとき内部回路のデータ処理回路１６も電圧が供給さ
れている。このため、入出力端子１９に外部の他の装置
から信号が供給されたノイズが供給されると、同回路１
６はそれらに応答して保持ユニット１７に対しアクセス
要求を発生する場合があり得る。これは保持ユニット１
７のストアデータが変更されることを意味し、主電源切
断時の内部状態をバックアップにより保持するという本
来の目的が失われる場合があり得る。
【００２０】これを防止するのが、ＡＮＤゲート１１３
であり電源検出／供給制御回路１０１からのアクセス許
可信号１１４である。すなわち、バックアップ状態とな
ると、比較器２９はロウレベルを出力するので、ＡＮＤ
ゲート２１１はロウレベルのアクセス許可信号１１４を
出力する。したがって、ＡＮＤゲート１１３はデータ処
理回路１６からのアクセス要求信号１１７にかかわらず
データ保持ユニット１７へのアクセス信号１１５をロウ
レベルに保ち、ユニット１７がバス１８を介してデータ
をやり取りすることを禁止している。しかして、バック
アップ時のデータ保持ユニット１７への不所望なアクセ
スが防止される。
であり電源検出／供給制御回路１０１からのアクセス許
可信号１１４である。すなわち、バックアップ状態とな
ると、比較器２９はロウレベルを出力するので、ＡＮＤ
ゲート２１１はロウレベルのアクセス許可信号１１４を
出力する。したがって、ＡＮＤゲート１１３はデータ処
理回路１６からのアクセス要求信号１１７にかかわらず
データ保持ユニット１７へのアクセス信号１１５をロウ
レベルに保ち、ユニット１７がバス１８を介してデータ
をやり取りすることを禁止している。しかして、バック
アップ時のデータ保持ユニット１７への不所望なアクセ
スが防止される。
【００２１】電源スイッチ１４が投入されて主電源電圧
Ｖccが投入されるとＩＣ１５は通常動作状態となるが、
このとき主電源電圧Ｖccがしばしばその規定値から低下
することがある。電圧不足の状態でデータ処理装置１６
が動作すると誤ったデータを保持ユニット１７にストア
する場合がある。したがって、そのような場合にもユニ
ット１７に対するアクセスを禁止する方が望ましい。
Ｖccが投入されるとＩＣ１５は通常動作状態となるが、
このとき主電源電圧Ｖccがしばしばその規定値から低下
することがある。電圧不足の状態でデータ処理装置１６
が動作すると誤ったデータを保持ユニット１７にストア
する場合がある。したがって、そのような場合にもユニ
ット１７に対するアクセスを禁止する方が望ましい。
【００２２】この目的のために、比較器２８が設けられ
ているのである。すなわち、比較器２８の反転入力
（−）にはダイオード２７の電圧が供給され、同電圧は
電源端子１１０の変化にかかわらず安定化されている。
一方、比較器２８の非反転入力（＋）には抵抗２４，２
６による抵抗分圧電圧が与えられており、同電圧は端子
１０の変動に応じて変化する。したがって、電源端子１
１０での電源電圧の低下により比較器２８の非反転入力
の電圧がこの反転入力の電圧に等しいか低くなると、比
較器２８はロウレベルを出力する。この結果、ＡＮＤゲ
ート２１１はロウレベルのアクセス許可信号１１４を出
力しデータ保持ユニット１７へのアクセスを禁止する。
前述のようにＡＮＤゲート２１１は比較器２９の出力に
よってもアクセス許可信号１１４を制御するので、端子
１１０の電圧がその規定値とバックアップ電圧ＶBUP と
の間の電圧に低下したときに比較器２８がロウレベルの
出力を発生するように、抵抗２６，２７の抵抗値が設定
される。本実施例では、主電源端子１１０での５Ｖの規
定値および３Ｖのバックアップ電圧ＶBUP に対し、端子
１１０の電圧が４Ｖまで低下すると比較器２８はロウレ
ベルを出力する。
ているのである。すなわち、比較器２８の反転入力
（−）にはダイオード２７の電圧が供給され、同電圧は
電源端子１１０の変化にかかわらず安定化されている。
一方、比較器２８の非反転入力（＋）には抵抗２４，２
６による抵抗分圧電圧が与えられており、同電圧は端子
１０の変動に応じて変化する。したがって、電源端子１
１０での電源電圧の低下により比較器２８の非反転入力
の電圧がこの反転入力の電圧に等しいか低くなると、比
較器２８はロウレベルを出力する。この結果、ＡＮＤゲ
ート２１１はロウレベルのアクセス許可信号１１４を出
力しデータ保持ユニット１７へのアクセスを禁止する。
前述のようにＡＮＤゲート２１１は比較器２９の出力に
よってもアクセス許可信号１１４を制御するので、端子
１１０の電圧がその規定値とバックアップ電圧ＶBUP と
の間の電圧に低下したときに比較器２８がロウレベルの
出力を発生するように、抵抗２６，２７の抵抗値が設定
される。本実施例では、主電源端子１１０での５Ｖの規
定値および３Ｖのバックアップ電圧ＶBUP に対し、端子
１１０の電圧が４Ｖまで低下すると比較器２８はロウレ
ベルを出力する。
【００２３】このように比較器２８，抵抗２４−２６お
よびダイオード２７は主電源電圧低下監視回路を構成し
ているが、この回路はバックアップ時には動作させる必
要がない。そこで、バックアップ時には、インバータ２
１０によって比較器２９のロウレベル出力をハイレベル
に反転し、トランジスタ２１−２３をオフ状態としてい
る。かくして、上記監視回路での電力消費を無くし、バ
ックアップ時の無駄な電力消費を防止している。かかる
無駄な電力消費防止は、Ｐチャンネル型トランジスタ２
１−２３の代わりにＮチャンネルトランジスタを用いこ
れらを接地ライン側に設けてそれらのゲートに比較器２
９の出力を供給することにより同様に実現される。
よびダイオード２７は主電源電圧低下監視回路を構成し
ているが、この回路はバックアップ時には動作させる必
要がない。そこで、バックアップ時には、インバータ２
１０によって比較器２９のロウレベル出力をハイレベル
に反転し、トランジスタ２１−２３をオフ状態としてい
る。かくして、上記監視回路での電力消費を無くし、バ
ックアップ時の無駄な電力消費を防止している。かかる
無駄な電力消費防止は、Ｐチャンネル型トランジスタ２
１−２３の代わりにＮチャンネルトランジスタを用いこ
れらを接地ライン側に設けてそれらのゲートに比較器２
９の出力を供給することにより同様に実現される。
【００２４】図３に本発明の他の実施例によるＩＣ３５
を示す。図１と同一機能部は同じ番号で示してその説明
を省略する。本実施例では、データ処理回路１６の電源
ライン１６１とデータ保持ユニット１７およびＡＮＤゲ
ート１１３の電源ライン１７１とが独立して設けられて
いる。すなわち、データ処理回路１６はバックアップ時
にはその回路動作機能を要求されないので、同回路１６
に電源電圧を与える必要がない。むしろ与えないように
する方がバックアップ電源１２の電力消費をより少なく
抑えることができる。本実施例はこの点に着目したもの
である。この電源ライン１６１，１７１は本実施例によ
る電源検出／供給制御回路３０１に接続されている。ま
た、本実施例では後述の説明から明らかになるが図１の
ダイオード１３も不要としている。
を示す。図１と同一機能部は同じ番号で示してその説明
を省略する。本実施例では、データ処理回路１６の電源
ライン１６１とデータ保持ユニット１７およびＡＮＤゲ
ート１１３の電源ライン１７１とが独立して設けられて
いる。すなわち、データ処理回路１６はバックアップ時
にはその回路動作機能を要求されないので、同回路１６
に電源電圧を与える必要がない。むしろ与えないように
する方がバックアップ電源１２の電力消費をより少なく
抑えることができる。本実施例はこの点に着目したもの
である。この電源ライン１６１，１７１は本実施例によ
る電源検出／供給制御回路３０１に接続されている。ま
た、本実施例では後述の説明から明らかになるが図１の
ダイオード１３も不要としている。
【００２５】図４を参照すると、データ処理回路１６の
電源ライン１６１は主電源端子１１０に接続されている
が、データ保持ユニット１７の電源ライン１７１はＰチ
ャンネルＭＯＳトランジスタ４１を介して主電源端子１
１０に接続されている。また、トランジスタ２１２のバ
ックアップ電源端子１１１とは反対側電極は図３と異な
り電源ライン１７１に接続されている。トランジスタ４
１のゲートには比較器２９のインバータ４１０による反
転出力が供給される。まず、図４の構成では図３のトラ
ンジスタ２１−２３が削除され、ダイオード２７による
基準比較電圧の安定性をより高めるために図３の抵抗２
５の代わりに定電流源４５が設けられている。
電源ライン１６１は主電源端子１１０に接続されている
が、データ保持ユニット１７の電源ライン１７１はＰチ
ャンネルＭＯＳトランジスタ４１を介して主電源端子１
１０に接続されている。また、トランジスタ２１２のバ
ックアップ電源端子１１１とは反対側電極は図３と異な
り電源ライン１７１に接続されている。トランジスタ４
１のゲートには比較器２９のインバータ４１０による反
転出力が供給される。まず、図４の構成では図３のトラ
ンジスタ２１−２３が削除され、ダイオード２７による
基準比較電圧の安定性をより高めるために図３の抵抗２
５の代わりに定電流源４５が設けられている。
【００２６】電源スイッチ１４の投入による通常動作時
は比較器２９はハイレベルを出力するので、トランジス
タ４１，２１２はそれぞれオン，オフとなる。したがっ
て、両電源ライン１６１，１７１に主電源電圧Ｖccが供
給され、所定の回路動作が実行される。このとき、前述
したように、端子１０の電源電圧は比較器２８、抵抗２
４，２６、ダイオード２７および定電流源２６により監
視されており、同電圧が所定値まで低下すると比較器２
８はロウレベルを出力し、ＡＮＤゲート２１１，１１３
を介してデータ保持ユニット１７がアクセスされること
を禁止する。
は比較器２９はハイレベルを出力するので、トランジス
タ４１，２１２はそれぞれオン，オフとなる。したがっ
て、両電源ライン１６１，１７１に主電源電圧Ｖccが供
給され、所定の回路動作が実行される。このとき、前述
したように、端子１０の電源電圧は比較器２８、抵抗２
４，２６、ダイオード２７および定電流源２６により監
視されており、同電圧が所定値まで低下すると比較器２
８はロウレベルを出力し、ＡＮＤゲート２１１，１１３
を介してデータ保持ユニット１７がアクセスされること
を禁止する。
【００２７】一方、電源スイッチ１４が切られると、比
較器２９はロウレベルを出力し、その結果、トランジス
タ４１，２１２はそれぞれオフ，オンとなる。これによ
って電源ライン１７１にはバックアップ電圧ＶBUP が供
給され、データ保持ユニット１７はストアデータを保持
する。ＡＮＤゲート２１１，１１３によりユニット１７
への不所望なアクセスは禁止される。一方、トランジス
タ４１がオフとなることで、バックアップ電源１２から
データ処理回路１６へ電流は流れず無駄な電力消費がさ
らに防止される。主電源端子１１０から流出する電流も
ないのでダイオード１３が不要となる。勿論、２４−２
８，４５による主電圧監視回路も無駄な電力を消費しな
い。
較器２９はロウレベルを出力し、その結果、トランジス
タ４１，２１２はそれぞれオフ，オンとなる。これによ
って電源ライン１７１にはバックアップ電圧ＶBUP が供
給され、データ保持ユニット１７はストアデータを保持
する。ＡＮＤゲート２１１，１１３によりユニット１７
への不所望なアクセスは禁止される。一方、トランジス
タ４１がオフとなることで、バックアップ電源１２から
データ処理回路１６へ電流は流れず無駄な電力消費がさ
らに防止される。主電源端子１１０から流出する電流も
ないのでダイオード１３が不要となる。勿論、２４−２
８，４５による主電圧監視回路も無駄な電力を消費しな
い。
【００２８】このように、本実施例によれば、主電源側
のダイオード１３（図１）も不要とし、かつバックアッ
プ時の電力消費が非常に小さくなって電源１２の寿命を
延ばすことができる。
のダイオード１３（図１）も不要とし、かつバックアッ
プ時の電力消費が非常に小さくなって電源１２の寿命を
延ばすことができる。
【００２９】上述の各実施例において、ＡＮＤゲート２
１１は比較器２８，２９の出力がいずれか一方でもロウ
レベルとなるとアクセス許可信号をロウレベルにしてア
クセスを禁止しているから、その機能的にはＯＲであ
り、したがって、比較器２８，２９の出力レベルを反転
することによりＯＲゲートに代えることができる。ま
た、この機能により、データ保持ユニット１７はその電
源ライン１２０，１７１にバックアップ電圧ＶBUP が供
給される前にアクセス禁止状態となるから、主電源切断
時の内部状態保持特性が確実に得られる。
１１は比較器２８，２９の出力がいずれか一方でもロウ
レベルとなるとアクセス許可信号をロウレベルにしてア
クセスを禁止しているから、その機能的にはＯＲであ
り、したがって、比較器２８，２９の出力レベルを反転
することによりＯＲゲートに代えることができる。ま
た、この機能により、データ保持ユニット１７はその電
源ライン１２０，１７１にバックアップ電圧ＶBUP が供
給される前にアクセス禁止状態となるから、主電源切断
時の内部状態保持特性が確実に得られる。
【００３０】
【発明の効果】以上のとおり本発明によれば、外付部品
を少なくして電源遮断時の内部状態のバックアップが可
能となり、しかも要求されるバックアップ電圧を低める
こともでき、さらには内部状態の保持も確実なものとす
ることができる。
を少なくして電源遮断時の内部状態のバックアップが可
能となり、しかも要求されるバックアップ電圧を低める
こともでき、さらには内部状態の保持も確実なものとす
ることができる。
【図１】本発明の一実施例を示すＩＣの内部ブロックと
電源の接続関係を示す図である。
電源の接続関係を示す図である。
【図２】図１の電源検出／供給制御回路の回路図であ
る。
る。
【図３】本発明の他の実施例を示すＩＣの内部ブロック
と電源の接続関係を示す図である。
と電源の接続関係を示す図である。
【図４】図３の電源検出／供給制御回路の回路図であ
る。
る。
【図５】従来例によるＩＣと電源の接続関係を示す図で
ある。
ある。
Claims (1)
- 【請求項１】主電源電圧用の第１の電源端子と、バック
アップ電圧用の第２の電源端子と、データ保持手段と、
前記第１の電源端子に前記第２の電源端子の電圧よりも
高い電圧が供給されているときは前記第１の電源端子を
前記データ保持手段の電源ラインに接続する手段と、前
記第１の電源端子の電圧が規定値以下となったことを検
出し電圧低下検出信号を発生させる電圧低下検出信号出
力手段と、前記第１の電源端子の電圧が前記規定値より
もさらに低い前記バックアップ電圧以下のときはバック
アップ指示信号を発生するバックアップ指示信号出力手
段と、前記バックアップ指示信号に応答して前記第２の
電源端子を前記電源ラインに接続する手段と、前記電圧
低下検出信号及び前記バックアップ指示信号の少なくと
も一方に応答して前記データ保持手段へのアクセスを禁
止するアクセス禁止手段と、前記バックアップ指示信号
に応答して前記電圧低下検出信号出力手段を非活性化す
る手段とを備えることを特徴とする集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058190 | 1990-01-30 | ||
| JP2-20581 | 1990-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212785A JPH04212785A (ja) | 1992-08-04 |
| JP2850544B2 true JP2850544B2 (ja) | 1999-01-27 |
Family
ID=12031185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009592A Expired - Lifetime JP2850544B2 (ja) | 1990-01-30 | 1991-01-30 | 集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5307318A (ja) |
| EP (1) | EP0440204B1 (ja) |
| JP (1) | JP2850544B2 (ja) |
| DE (1) | DE69118420T2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937546B2 (ja) * | 1991-05-30 | 1999-08-23 | シャープ株式会社 | 外部電源端子を備える小型電子機器のメモリ保護装置 |
| US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
| US5635774A (en) * | 1993-11-24 | 1997-06-03 | Sgs-Thomson Microelectronics, Inc. | Zero power latchup suppression circuit |
| US5537360A (en) * | 1994-09-16 | 1996-07-16 | Dallas Semiconductor Corporation | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
| KR0164814B1 (ko) * | 1995-01-23 | 1999-02-01 | 김광호 | 반도체 메모리장치의 전압 구동회로 |
| KR0140124B1 (ko) * | 1995-07-14 | 1998-07-15 | 김광호 | 반도체 메모리 장치의 전원 전압 검출회로 |
| US6009034A (en) | 1995-08-15 | 1999-12-28 | Micron Technology, Inc. | Memory device with distributed voltage regulation system |
| US5574697A (en) * | 1995-08-15 | 1996-11-12 | Micron Technology, Inc. | Memory device with distributed voltage regulation system |
| US5965902A (en) * | 1995-09-19 | 1999-10-12 | Micron Technology | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device |
| US5657284A (en) * | 1995-09-19 | 1997-08-12 | Micron Technology, Inc. | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices |
| US5959926A (en) * | 1996-06-07 | 1999-09-28 | Dallas Semiconductor Corp. | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
| US5784629A (en) * | 1996-09-24 | 1998-07-21 | Apple Computer, Inc. | System and method for conserving power within a backup battery device |
| US6060789A (en) * | 1997-01-14 | 2000-05-09 | Citizen Watch Co., Ltd. | Power supply switching circuit for portable equipment |
| KR19980082531A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 파워라인 장치 |
| US5841724A (en) * | 1997-06-12 | 1998-11-24 | Enable Semiconductor, Inc. | Voltage source and memory-voltage switch in a memory chip |
| US5973734A (en) | 1997-07-09 | 1999-10-26 | Flashpoint Technology, Inc. | Method and apparatus for correcting aspect ratio in a camera graphical user interface |
| DE19808525A1 (de) * | 1998-02-27 | 1999-09-02 | Siemens Ag | Integrierte Schaltung |
| US6137192A (en) * | 1998-05-15 | 2000-10-24 | Energenius, Inc. | Embedded backup energy storage unit |
| US6317141B1 (en) * | 1998-12-31 | 2001-11-13 | Flashpoint Technology, Inc. | Method and apparatus for editing heterogeneous media objects in a digital imaging device |
| JP2000235434A (ja) * | 1999-02-17 | 2000-08-29 | Toshiba Corp | 電子機器および電源制御方法 |
| US20070288765A1 (en) * | 1999-12-22 | 2007-12-13 | Kean Thomas A | Method and Apparatus for Secure Configuration of a Field Programmable Gate Array |
| GB9930145D0 (en) | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
| US7240218B2 (en) | 2000-02-08 | 2007-07-03 | Algotronix, Ltd. | Method of using a mask programmed key to securely configure a field programmable gate array |
| US6861769B1 (en) * | 2000-11-16 | 2005-03-01 | White Electronic Designs Corp. | Apparatus and method for protection of an electronic circuit |
| JP2002354707A (ja) * | 2001-05-21 | 2002-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| GB0114317D0 (en) * | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
| US6515935B1 (en) * | 2001-10-19 | 2003-02-04 | Hewlett-Packard Company | Method and apparatus for reducing average power in memory arrays by switching a diode in or out of the ground path |
| DE10201958A1 (de) | 2002-01-19 | 2003-07-31 | Bosch Gmbh Robert | Verfahren zur Überwachung der Betriebsbereitschaft mindestens eines einer elektronischen Einheit zugeordneten Speicherelements |
| US7411314B2 (en) * | 2003-08-19 | 2008-08-12 | Dunstan Robert A | Automatic shut off of backup power source in the extended absence of AC power |
| JP4549711B2 (ja) * | 2004-03-29 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
| US9224145B1 (en) | 2006-08-30 | 2015-12-29 | Qurio Holdings, Inc. | Venue based digital rights using capture device with digital watermarking capability |
| US20120025790A1 (en) * | 2009-02-09 | 2012-02-02 | Nec Corporation | Electronic circuit, circuit apparatus, test system, control method of the electronic circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288865A (en) * | 1980-02-06 | 1981-09-08 | Mostek Corporation | Low-power battery backup circuit for semiconductor memory |
| JPS5764398A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| JPS5992491A (ja) * | 1982-11-18 | 1984-05-28 | Hitachi Ltd | 半導体メモリ集積回路装置 |
| JPS59117776A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
| JPH0695350B2 (ja) * | 1988-08-12 | 1994-11-24 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
-
1991
- 1991-01-30 DE DE69118420T patent/DE69118420T2/de not_active Expired - Fee Related
- 1991-01-30 US US07/657,768 patent/US5307318A/en not_active Expired - Fee Related
- 1991-01-30 EP EP91101221A patent/EP0440204B1/en not_active Expired - Lifetime
- 1991-01-30 JP JP3009592A patent/JP2850544B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118420T2 (de) | 1996-12-05 |
| EP0440204A3 (en) | 1992-08-12 |
| US5307318A (en) | 1994-04-26 |
| EP0440204A2 (en) | 1991-08-07 |
| JPH04212785A (ja) | 1992-08-04 |
| EP0440204B1 (en) | 1996-04-03 |
| DE69118420D1 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850544B2 (ja) | 集積回路装置 | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| EP0157905B1 (en) | Semiconductor device | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| US5703415A (en) | Power supply circuit | |
| EP0461788A2 (en) | Semiconductor integrated circuit device | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| JPH06266452A (ja) | 半導体集積回路 | |
| EP0613071B1 (en) | Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator | |
| JPH0954620A (ja) | 電源監視回路 | |
| JP3238562B2 (ja) | 半導体集積回路 | |
| US6326837B1 (en) | Data processing circuit having a waiting mode | |
| US4937469A (en) | Switched current mode driver in CMOS with short circuit protection | |
| US5278798A (en) | Semiconductor memory device | |
| US5475332A (en) | Power source circuit | |
| US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
| US5140183A (en) | Rush current prevention circuit | |
| US5324996A (en) | Floating fault tolerant input buffer circuit | |
| US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US6340902B1 (en) | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation | |
| JPH04212786A (ja) | 半導体集積回路 | |
| JP2007517298A (ja) | 電圧制御システム | |
| JPS5854844Y2 (ja) | 負荷保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120424 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120424 |