KR19980082531A - 반도체소자의 파워라인 장치 - Google Patents

Abstract

본 발명은 반도체소자의 파워라인 장치에 관한 것으로 제 1 전원단자와 제 2 전원단자 및 제 1 접지단자와 제 2 접지단자 사이에 스위칭 수단을 접속하고 상기 제 1 전원단자와 제 1 접지단자 사이에 상기 스위칭 수단을 제어하는 제어수단을 접속하여 데이타의 출력시 노이즈의 발생을 적게 하고 데이타의 출력속도를 향상시키기 위한 것이다.

Description

반도체소자의 파워라인 장치

본 발명은 반도체소자의 파워라인 장치에 관한 것이다.

반도체 소자 특히 디램 소자가 고속으로 되면서 데이타의 입·출력 동작에서 발생하는 노이즈의 발생을 억제하고 디램 셀의 센싱 동작에서 발생하는 파워라인의 노이즈가 데이타의 출력동작에 영향을 미치지 않도록 하기 위하여 칩의 동작에 사용되는 전원과 데이타의 입·출력 동작에 사용되는 전원을 서로 다른 것으로 사용한다.

칩의 동작에 사용되는 전원전압을 제 1 전원전압(Vcc)이라 하고, 칩의 동작에 사용되는 접지전압을 제 1 접지전압(Vss)이라 하자.

또한, 데이타의 입·출력에 사용되는 전원전압을 제 2 전원전압(Vccq)이라 하고, 데이타의 입·출력에 사용되는 접지전압을 제 2 접지전압(Vssq)이라 하자.

일반적으로 전기적인 신호를 전달하는 장치인 전송라인은 인덕터(L), 저항(R), 캐패시터(C) 등으로 구성되는데, 이중에서 저항은 전류가 흐를때 옴의 법칙(Ohm's Law)에 의한 전압강하(Voltage Drop)가 생기고, 캐패시터는 전하(Charge)를 축적하는 역할을 하며, 인덕터는 전류의 변화가 있는 경우에 이것에 비례하는 반대전위를 만드는 효과가 있다.

반도체 소자의 파워라인(Power Line)은 패키지(Package)를 구성하는 리드(Lead)를 통하여 소자의 외부와 연결되는데, 이때 패키지 리드에 있는 인덕터 성분으로 인하여 소자의 내부에 파워의 소모가 많은 경우에 파워라인에 노이즈(Noise)가 생기게 된다.

디램의 동작에서는 센스 앰프가 동작하는 시간에 가장 많은 전류를 흐르게 하여 파워라인에 노이즈를 생기게 한다. 이러한 파워라인의 노이즈는 일반적으로 입력장치에 작용하여 입력신호를 받아들이는데 문제를 발생시키고 기타 내부회로에서 작은 전위를 사용하는 회로에 작용하여 오동작을 일으키기도 하며, 출력되는 데이타 파형에 작용하여 출력전위를 변화시키는 작용을 하기도 한다.

고속으로 동작하는 디램의 경우 이와 같은 내부 디램 센싱동작에서 발생되는 파워가 데이타의 출력동작에서 출력신호에 영향을 미쳐 출력되는 파형에 노이즈를 발생시키고, 데이타의 출력동작시 발생하는 노이즈가 내부회로에 작용하여 영향을 미치는 것을 방지하기 위하여 도 1에 도시한 바와 같이 내부동작에 사용되는 파워와 데이타의 출력동작에 사용되는 파워를 서로 분리하여 다른 것을 사용하는데, 내부회로의 동작에는 제 1 전원전압(Vcc)만이 사용되고 데이타의 입·출력 동작에서는 제 2 전원전압(Vccq)만이 사용된다. 예를 들어 64M SDRAM의 경우 Vss가 3쌍이 있고 Vssq가 4쌍이 있다.

그런데, 일반적으로 파워라인에는 저항이 존재하게 되는데 저항이 큰 경우에는 데이타의 출력속도가 저하된다. 즉, 데이타의 출력속도는 Vssq를 4쌍만 사용하는 경우에 비하여 7쌍을 사용하는 경우에 더 빠른 속도를 얻을 수 있다는 것으로 종래의 방식은 데이타의 출력시 Vccq만을 사용하여서 데이타의 출력속도가 느리다는 문제점이 있다.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 데이타의 출력시 노이즈의 발생을 적게 하고 데이타의 출력속도를 향상시키기 위한 반도체소자의 파워라인 장치를 제공함에 그 목적이 있다.

도 1은 종래기술에 따른 파워라인 연결방식을 나타낸 회로도.

도 2는 본 발명의 일실시예에 따른 파워라인 연결방식을 나타낸 회로도.

도 3은 상기 도 2에 대한 동작타이밍도.

*도면의 주요부분에 대한 부호의 설명*

10 : 제 1 전원전압과 제 1 접지전압을 사용하는 내부 회로

20 : 제 2 전원전압과 제 2 접지전압을 사용하는 내부 회로(데이타 출력버퍼)

30 : 스위칭 장치40 : 제어장치

50 : DRAM

Vcc : 제 1 전원전압Vccq : 제 2 전원전압

Vss : 제 1 접지전압Vssq : 제 2 접지전압

상기 목적 달성을 위한 본 발명은 제 1 전원전압 단자와 제 2 전원전압 단자 및 제 1 접지전압 단자와 제 2 접지전압 단자 사이에 스위칭 수단을 접속하고;

상기 제 1 전원전압 단자와 제 1 접지전압 단자 사이에 상기 스위칭 수단을 제어하는 제어수단을 접속하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 파워라인 연결방식을 나타낸 회로도로서, 외부에서 인가되는 제 1 전원전압 및 제 1 접지전압(Vss)과, 데이타 출력장치에 사용되는 외부에서 인가되는 제 2 전원전압(Vccq) 및 제 2 접지전압(Vssq)과, 상기 제 1 전원전압(Vcc)과 제 2 전원전압(Vccq) 및 제 1 접지전압(Vss)과 제 2 접지전압(Vssq) 사이에 접속되는 스위칭 장치(30)와, 상기 제 1 전원전압(Vcc)과 제 1 접지전압(Vss) 사이에 접속되어 상기 스위칭 장치(30)를 제어하는 제어장치(40)로 구성된다.

상기 스위칭 장치(30)는 제 1 전원전압(Vcc)과 제 2 전원전압(Vccq) 사이에 접속되는 피모스형 트랜지스터와, 제 1 접지전압(Vss)과 제 2 접지전압(Vssq) 사이에 접속되는 엔모스형 트랜지스터로 구성된다.

상기 스위칭 장치(30)는 센싱동작에서는 턴-오프되고 그 이외의 동작에서는 턴-온되어 데이타의 출력시 출력속도를 향상시키는 역할을 한다.

도 3은 상기 도 2에 대한 동작 타이밍도를 나타낸 것으로, (c)와 (d)에 도시된 바와 같이 센싱이 이루어지는 동작에서는 엔모스형 트랜지스터가 턴-오프되고 그 이외의 동작에서는 상기 트랜지스터가 턴-온되고 있음을 보여주고 있다.

이상에서 설명한 바와 같이, 본 발명을 반도체 소자에 적용하게 되면 데이타의 출력시 노이즈의 발생이 줄어들고 데이타의 출력속도가 향상되는 효과가 있다.

본 발명은 싱크로너스 디램(SDRAM), 램버스 디램(Rambus DRAM) 등과 같이 내부동작에 사용되는 전원과 데이타의 입·출력 동작에 사용되는 전원을 서로 다른 핀(Pin)으로 사용하는 경우에 더욱 효과적으로 적용된다.

본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (3)

1. 제 1 전원전압 단자와 제 2 전원전압 단자 및 제 1 접지전압 단자와 제 2 접지전압 단자 사이에 각각 접속된 스위칭 수단과,

   상기 제 1 전원전압 단자와 제 1 접지전압 단자 사이에 접속된 제어수단을 포함하는 것을 특징으로 하는 반도체소자의 파워라인 장치.
2. 제 1 항에 있어서,

   상기 제어수단이 센싱동작에서는 상기 스위칭 수단을 턴-오프시키고,

   그 이외의 동작에서는 상기 스위칭 수단을 턴-온시키는 것을 특징으로 하는 반도체소자의 파워라인 장치.
3. 제 1 항에 있어서,

   상기 스위칭 수단은 모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체소자의 파워라인 장치.